数据表
ADC12QJ1600
- ADC 内核:
- 分辨率:12 位
- 最大采样率:1.6GSPS
- 非交错式架构
- 内部抖动可减少高次谐波
- 性能规格 (–1dBFS):
- SNR (100MHz):57.4dBFS
- ENOB (100MHz):9.1 位
- SFDR (100MHz):64dBc
- 本底噪声 (–20dBFS):–147dBFS
- 满量程输入电压:80mVPP-DIFF
- 全功率输入带宽:6GHz
- JESD204C 串行数据接口:
- 总共支持 2 至 8 个(四通道、双通道)或 1 至 4 个(单通道)串行器/解串器通道
- 最大波特率:17.16Gbps
- 64B/66B 和 8B/10B 编码模式
- 子类 1 支持确定性延迟
- 与 JESD204B 接收器兼容
- 可选的内部采样时钟生成
- 内部 PLL 和 VCO(7.2GHz 至 8.2GHz)
- SYSREF 窗口可简化同步
- 四个时钟输出可简化系统时钟
- FPGA 或相邻 ADC 的参考时钟
- 串行器/解串器收发器的参考时钟
- 脉冲系统的时间戳输入和输出
- 功耗 (1GSPS):
- 四通道:477mW/通道
- 双通道:700mW/通道
- 单通道:1000mW
- 电源:1.1V、1.9V
ADC12xJ1600 是一系列 12 位、1.6GSPS 四通道/双通道/单通道模数转换器 (ADC),ADC12xJ1600 具有低功耗、高采样率和 12 位分辨率,非常适合用于各种多通道通信和测试系统。
6GHz 的全功率输入带宽 (-3dB) 还支持 L 频带和 S 频带的直接射频采样。
包含许多时钟功能以放宽系统硬件要求,例如带有集成压控振荡器 (VCO) 的内部锁相环 (PLL),用于生成采样时钟。提供了四个时钟输出,以便对 FPGA 或 ASIC 的逻辑和串行器/解串器进行计时。为脉冲系统提供了时间戳输入和输出。
JESD204C 串行接口通过减少印刷电路板 (PCB) 布线量来减小系统尺寸。接口模式支持 2 至 8 个通道(双通道和四通道器件)或 1 至 4 个通道(单通道器件)和高达 17.16Gbps 的串行器/解串器波特率,从而使每个应用能够实现最佳配置。
您可能感兴趣的相似产品
功能优于所比较器件的普遍直接替代产品
功能与比较器件相同,但引脚排列有所不同
技术文档
未找到结果。请清除搜索并重试。
查看全部 3
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | ADC12xJ1600 具有 JESD204C 接口的四通道/双通道/单通道、1.6GSPS、12 位模数转换器 (ADC) 数据表 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2024年 11月 21日 |
| 应用手册 | 比较有源和无源高速/射频模数转换器前端 | PDF | HTML | 英语版 | PDF | HTML | 2025年 4月 22日 | |
| 应用手册 | 高速射频 ADC 转换器前端架构评估 | PDF | HTML | 英语版 | PDF | HTML | 2025年 4月 4日 |
订购和质量
包含信息:
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
包含信息:
- 制造厂地点
- 封装厂地点
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。