ADC09QJ1300

正在供货

具有 JESD204C 接口的四通道 9 位 1.3GSPS 模数转换器 (ADC)

立即订购

数据表

ADC09QJ1300

正在供货

数据表

立即订购

产品详情

Sample rate (max) (Msps)

1300

Resolution (Bits)

9

Number of input channels

4

Interface type

JESD204B, JESD204C

Analog input BW (MHz)

6000

Features

Ultra High Speed

Rating

Catalog

Peak-to-peak input voltage range (V)

0.8

Power consumption (typ) (mW)

1800

Architecture

Folding Interpolating

SNR (dB)

53.5

ENOB (Bits)

8.5

SFDR (dB)

64

Operating temperature range (°C)

-40 to 85

Input buffer

Yes

Sample rate (max) (Msps)

1300

Resolution (Bits)

9

Number of input channels

4

Interface type

JESD204B, JESD204C

Analog input BW (MHz)

6000

Features

Ultra High Speed

Rating

Catalog

Peak-to-peak input voltage range (V)

0.8

Power consumption (typ) (mW)

1800

Architecture

Folding Interpolating

SNR (dB)

53.5

ENOB (Bits)

8.5

SFDR (dB)

64

Operating temperature range (°C)

-40 to 85

Input buffer

Yes

FCCSP (AAV)

144

100 mm² (10 mm × 10 mm)

ADC 内核：
- 分辨率：9 位
- 最大采样率：1.3GSPS
- 非交错式架构
- 内部抖动可减少高次谐波
性能规格 (–1dBFS)：
- SNR (100MHz)：53.5dBFS
- ENOB (100MHz)：8.5 位
- SFDR (100MHz)：64dBc
- 本底噪声 (–20dBFS)：–143dBFS
满量程输入电压：80mVPP-DIFF
全功率输入带宽：6GHz
JESD204C 串行数据接口：
- 总共支持 2 至 8 个（四通道/双通道）或 1 至 4 个（单通道）串行器/解串器通道
- 最大波特率：17.16Gbps
- 64B/66B 和 8B/10B 编码模式
- 子类 1 支持确定性延迟
- 与 JESD204B 接收器兼容
可选的内部采样时钟生成
- 内部 PLL 和 VCO (7.2–8.2GHz)
SYSREF 窗口可简化同步
四个时钟输出可简化系统时钟
- FPGA 或相邻 ADC 的参考时钟
- 串行器/解串器收发器的参考时钟
脉冲系统的时间戳输入和输出
功耗 (1GSPS)：
- 四通道：450mW/通道
- 双通道：625mW/通道
- 单通道：940mW
电源：1.1V、1.9V

ADC 内核：
- 分辨率：9 位
- 最大采样率：1.3GSPS
- 非交错式架构
- 内部抖动可减少高次谐波
性能规格 (–1dBFS)：
- SNR (100MHz)：53.5dBFS
- ENOB (100MHz)：8.5 位
- SFDR (100MHz)：64dBc
- 本底噪声 (–20dBFS)：–143dBFS
满量程输入电压：80mVPP-DIFF
全功率输入带宽：6GHz
JESD204C 串行数据接口：
- 总共支持 2 至 8 个（四通道/双通道）或 1 至 4 个（单通道）串行器/解串器通道
- 最大波特率：17.16Gbps
- 64B/66B 和 8B/10B 编码模式
- 子类 1 支持确定性延迟
- 与 JESD204B 接收器兼容
可选的内部采样时钟生成
- 内部 PLL 和 VCO (7.2–8.2GHz)
SYSREF 窗口可简化同步
四个时钟输出可简化系统时钟
- FPGA 或相邻 ADC 的参考时钟
- 串行器/解串器收发器的参考时钟
脉冲系统的时间戳输入和输出
功耗 (1GSPS)：
- 四通道：450mW/通道
- 双通道：625mW/通道
- 单通道：940mW
电源：1.1V、1.9V

ADC09xJ1300 是一系列 9 位、1.3GSPS 四通道/双通道/单通道模数转换器 (ADC)，具有低功耗、高采样率和 9 位分辨率，非常适合用于各种多通道通信和测试系统。

6GHz 的全功率输入带宽 (-3dB) 还支持 L 频带和 S 频带的直接射频采样。

包含许多时钟功能以放宽系统硬件要求，例如带有集成压控振荡器 (VCO) 的内部锁相环 (PLL)，用于生成采样时钟。提供了四个时钟输出，以便对 FPGA 或 ASIC 的逻辑和串行器/解串器进行计时。为脉冲系统提供了时间戳输入和输出。

JESD204C 串行接口通过减少印刷电路板 (PCB) 布线量来减小系统尺寸。接口模式支持 2 至 8 个通道（双通道和四通道器件）或 1 至 4 个通道（单通道器件）和高达 17.16Gbps 的串行器/解串器波特率，从而使每个应用能够实现最佳配置。

ADC09xJ1300 是一系列 9 位、1.3GSPS 四通道/双通道/单通道模数转换器 (ADC)，具有低功耗、高采样率和 9 位分辨率，非常适合用于各种多通道通信和测试系统。

6GHz 的全功率输入带宽 (-3dB) 还支持 L 频带和 S 频带的直接射频采样。

包含许多时钟功能以放宽系统硬件要求，例如带有集成压控振荡器 (VCO) 的内部锁相环 (PLL)，用于生成采样时钟。提供了四个时钟输出，以便对 FPGA 或 ASIC 的逻辑和串行器/解串器进行计时。为脉冲系统提供了时间戳输入和输出。

JESD204C 串行接口通过减少印刷电路板 (PCB) 布线量来减小系统尺寸。接口模式支持 2 至 8 个通道（双通道和四通道器件）或 1 至 4 个通道（单通道器件）和高达 17.16Gbps 的串行器/解串器波特率，从而使每个应用能够实现最佳配置。

filter

查找其他高速 ADC (≥10 MSPS)

下载观看带字幕的视频视频

技术文档

未找到结果。请清除搜索并重试。

查看全部 3

顶层文档	类型	标题	格式选项	下载最新的英语版本		日期
*	数据表	ADC09xJ1300 具有 JESD204C 接口的四通道/双通道/单通道、1.3GSPS、9 位模数转换器 (ADC) 数据表 (Rev. A)	PDF \| HTML	英语版 (Rev.A)	PDF \| HTML	2024-10-25
	应用手册	比较有源和无源高速/射频模数转换器前端	PDF \| HTML	英语版	PDF \| HTML	2025-4-22
	应用手册	高速射频 ADC 转换器前端架构评估	PDF \| HTML	英语版	PDF \| HTML	2025-4-4

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

ADC09QJ1300EVM — ADC09QJ1300 具有 JESD204C 接口的四通道 9 位 1.3GSPS ADC 评估模块

ADC09QJ1300 评估模块 (EVM) 用于评估 ADC09QJ1300-Q1 系列高速模数转换器 (ADC)。该 EVM 装配了 ADC09QJ1300-Q1，后者是一款具有 JESD204B 接口的 9 位四通道 1.3GSPS ADC，可评估 9 位系列中的所有采样率和单通道、双通道和四通道汽车类或工业级器件。

用户指南: PDF

支持的产品和硬件

有库存

限制：

登录以订购

lock

登录以查看库存

??asset.out-of-stock-ti_zh_CN??

无货

评估板

TSW12QJ1600EVM — ADC12QJ1600-Q1 8 通道（两个同步 4 通道）12 位 1.6GSPS JESD204C 接口 ADC 评估模块

TSW12QJ1600 评估模块 (EVM) 用于评估具有不同前端选项的 ADC12QJ1600-Q1 系列高速模数转换器 (ADC)。该 EVM 装配了双通道 ADC12QJ1600-Q1（一个具有 JESD204B 接口的 12 位四通道 1.6GSPS ADC），可评估多个 ADC 同步和确定性延迟，并使用各种前端选项（交流耦合变压器；具有 LMH32401 的直流耦合选项）测试 ADC 的性能。该设计还展示了如何通过从一个 ADC 到另一个 ADC 菊链式连接 PLL 基准输出（PLLREFO+、PLLREFO-）来简化时钟方案，无需采用 JESD 器件通常需要的时钟分配芯片。