以下配置用于在单电源配置中以 3.3V 逻辑电平评估 TLV6722。

• 使用跳线将 J1 引脚 1 (H_VCC) 短接至 J1 引脚 2 (M_VCC)。
• 使用跳线将 J2 引脚 1 (H_VCC) 短接至 J1 引脚 2 (V_HOST)。
• 使用跳线将 J3 引脚 2 (M_INT) 短接至 J3 引脚 3 (GND)。
• 使用捕捉器转捕捉器电缆将 TP17 (H_LPWn) 短接至 TP15 (H_RSTn)。
• 将电源正极端子设置为 3.3V，并禁用输出。
• 将电源正极端子连接到 TP1 (H_VCC)。
• 将电源接地端子连接到 TP10 (GND)。
• 将任意波形发生器 (AWG) 设置为生成一个高电压为 3.3V、低电压为0V 的 50kHz 方波，并禁用输出。
• 将 AWG 输出信号连接到 TP17 (H_LPWn)，将接地端子连接到 TP7 (GND)。
• 将 TP12 (M_RSTn) 连接到高阻态端接示波器通道，并尽可能将接地引线连接到 GND。
• 将 TP14 (M_LPWn) 连接到高阻态端接示波器通道，并尽可能将接地引线连接到 GND。
• 将 TP15 (H_RSTn) 连接到高阻态端接示波器通道，并尽可能将接地引线连接到 GND。
• 首先，启用直流电源输出，为 TLV672XEVM 提供 3.3V 电压。然后，启用 AWG 输出，为 H_LPWn 和 H_RSTn 生成输入信号。
• 监测示波器波形，以确保比较器输出正在切换，并且主机和模块信号的极性相匹配。