UCC256612 的内部 HS 只能支持 640V；这导致两个问题：

1. UCC256612 使用 HS 引脚输入进行自适应死区时间控制，以优化系统性能。
2. 内部自举电路无法驱动高侧 FET。

图 2-5 展示了针对这些问题的建议原理图。为了以良好响应时间降低 HS 引脚上的电压，使用两个电容器作为分压器，将 SW 电压减半，并将 SW 的压摆率发送到 HS 引脚，用于自适应死区时间控制，并防止 HS 超出电压应力。限制电容值（例如 68pF）以降低寄生电容，寄生电容会降低 SW 节点的压摆率。使用另外两个与电容器并联的超快二极管，以确保低侧 FET 导通时 HS 引脚接近 GND。.

图 2-5 SW 节点检测和驱动电路

为了驱动高侧器件，使用外部隔离栅极驱动器。UCC5350 提供 3KV_RMS 隔离电压、10A 峰值电流驱动强度和 100V/ns CMTI 能力，满足此应用的需求。在输入级，使用 HO 信号作为 IN+ 输入，HB 作为 VCC1，并使用另一个自举电路，通过从 VCCP 到 SW 节点的 1.2KV 二极管来支持 VCC2。在 UCC256612 中，LO 导通电压 V_LOH 为：

V_VCCP 是 VCCP 引脚上的电压，V_{DRV_ON} 是驱动器导通时的 V_DS 电压，最大电压为 0.3V。这与 VCCP 非常接近。这意味着如果我们将 VCCP 电压设置为约 18V，对于传统 MOSFET 设置为 12 至约 15V，用户就可以驱动外部 SiC FET。对于 PMP4113 参考设计，驱动外部 SiC FET，并将 VCCP 设置为 18V，但 UCC5350 的 VCC1 和 IN+ 必须低于 15V。在这种情况下，使用了一个由 2N7002 MOSFET 和 15V 齐纳二极管以及 200KΩ 偏置电阻设计的稳压器，将电压应力限制为 15V – V_TH，同时保持低功耗，但在 VCC2 中保持 18V 自举以直接驱动 SiC FET。

对于无法验证 V_VCCP 高于 12V 的系统（例如宽输出电压范围应用），建议增加外部 VDD UVLO 保护电路，以确保可靠的 SiC FET 栅极驱动操作。

由于隔离栅极驱动器上有更多传播延迟，是否有可能使高侧和低侧 FET 发生直通？由于 UCC256612 中的自适应死区时间控制方法，压摆率检测器检测 HO 关断与 LO 导通之间的死区时间。此死区时间会被复制，然后应用于低侧 MOSFET 关断和高侧 MOSFET 导通。图 2-6 展示了死区时间检测的时序图。为简化问题，我们将高侧关断的总传播延迟时间（包括 HO 从高到低，以及 OUTL）设置为 t_D。假设高侧导通的总传播延迟时间也为相同值。SW 下降时间 t_SWF 到 LO 导通之间的时间，具有约 40ns 的检测延迟时间，记为 t_DET。此时，从高侧关断到低侧导通的死区时间 t_DEAD 为：

图 2-6 死区时间检测电路时序图

计算从低侧关断到高侧导通的实际死区时间为 t_DEAD + t_D。对于从高电平到低电平的 SW 引脚，会检测死区时间，因此不可能发生直通。对于从低电平到高电平的 SW 引脚，延长了更多时间以确保系统不重叠。为了缩短 SW 引脚从低电平到高电平的死区时间，我们可以增加另一个隔离栅极驱动器来平衡低侧 FET 的关断时间。

图 2-7 展示了 LO 导通的波形。t_SWF + t_DET 为 216ns，图 2-8 展示了 LO 关断的波形和 t_SWR = 161ns，该时间短于 t_DEAD。

图 2-7 LO 导通波形 CH1：SW，CH3：LO，CH6：I_RES

图 2-8 LO 关断波形 CH1：SW，CH3：LO，CH6：I_RES