ZHDA207 March   2026 AM62P , AM62P-Q1

 

  1.   1
  2. 1AM62Px 最大电流额定值

1 AM62Px 最大电流额定值

本文汇总了 AM62Px 电源端子上的最大电流额定值。表电流额定值是每个电源组在最坏情况下的估算值，而特定应用的实际电源电流通常较低。表 1-1 用作设计定制电源解决方案时的电源尺寸指南，而不使用 TI 推荐的 PMIC。特定用例的平均有功功耗可以使用 AM62P Power Estimation Tool (PET) 进行估算。实际功耗必须在实际系统中进行验证。

表 1-1 电源端子上的最大电流额定值
电源组 电源名称 条件 最大值 单位
CORE 电压 工作结温范围 Cortex -A53 内核数和性能 GPU

BXS-4-64 性能

 视频编解码器

Wave521CL 性能
CORE

(0.75V/0.85V)

 VDD_CORE

VDDA_CORE_CSI_DSI

VDDA_CORE_DSI_CLK

VDDA_CORE_USB

VDDA_DDR_PLL0

 0.85V 汽车 四核，1400MHz

51GFLOPS、

800MHz

 300Mbps，500MHz

6555

 mA
0.75V 汽车 四核，1250MHz

42GFLOPS、

720MHz

 300Mbps，500MHz 5415 mA
0.85V 汽车 双核，1400MHz

35GFLOPS、

550MHz

 60Mbps，100MHz

5415

 mA
0.75V 汽车 双核，1250MHz

35GFLOPS、

550MHz

 60Mbps，100MHz

4560

 mA
0.85V 扩展工业级 四核，1400MHz

51GFLOPS、

800MHz

 300Mbps，500MHz

5605

 mA
0.75V 扩展工业级 四核，1250MHz

42GFLOPS、

720MHz

 300Mbps，500MHz

4560

 mA
0.85V 扩展工业级 双核，1400MHz

35GFLOPS、

550MHz

 60Mbps，100MHz

4560

 mA
0.75V 扩展工业级 双核，1250MHz

35GFLOPS、

550MHz

 60Mbps，100MHz

3800

 mA
CANUART 内核

(0.75V/0.85V)

 VDD_CANUART(1) 10 mA
0.85V 固定电源轨

（RAM 和 MMC0）

 VDDR_CORE(2)

VDD_MMC0(5)

VDDA_0P85_DLL_MMC0(5)

 300 mA
DDR

VDDS_DDR

VDDS_DDR_C

 400 mA
1.8V 模拟电源

VDDA_PLL0

VDDA_PLL1

VDDA_PLL2

VDDA_PLL3

VDDA_PLL4

VDDA_1P8_CSI_DSI

VDDA_1P8_OLDI0

VDDA_1P8_USB

VDDA_TEMP0

VDDA_TEMP1

VDDA_TEMP2

VDDA_MCU(4)

 250 mA
1.8V 数字电源 VDDS_OSC0

VDDS_MMC0

 60 mA
3.3V 电源 VDDA_3P3_USB 50 mA
双电压 IO 电源

VDDSHV0

VDDSHV1

VDDSHV2

VDDSHV3

VDDSHV6

 200 mA
SD 接口 IO 电源 VDDSHV5(3) 30 mA
MCU IO 电源 VDDSHV_MCU(4) 30 mA
CANUART IO 电源 VDDSHV_CANUART(1) 10 mA
VPP VPP 400 mA
(1) 在不使用部分 IO 低功耗模式时，VDD_CANUART 应与 VDD_CORE 电源组合并，VDDSHV_CANUART 应与 I/O 电源组合并。
(2) 在上电或断电期间，施加到 VDDR_CORE 的电势绝不能大于施加到 VDD_CORE 的电势 + 0.18V。当 VDD_CORE 工作电压为 0.75V 时，这要求 VDD_CORE 在 VDDR_CORE 之前斜升并在 VDDR_CORE 之后斜降。VDD_CORE 和 VDDR_CORE 预计由同一电源供电，因此当 VDD_CORE 以 0.85V 电压运行时，这些电压会一起斜升。
(3) 当高速 SD 卡的电压调节不需要单独的电源时，VDDSHV5 应与 I/O 电源组合并。
(4) 在不将 MCU 通道 IO 与其他 IO 组隔离时，VDDA_MCU 应与同一电源组以及 1.8V 模拟电源合并，VDDSHV_MCU 应与 I/O 电源组合并。
(5) AM62Px 勘误表 - i2496 SR1.0/SR1.1 和 SR1.2 之间的封装引脚分配差异：之前分配给 VDD_MMC0 和 VDDA_0P85_DLL_MMC0 电源轨的两个 AMH 封装端子已分配给新信号功能 VDDR_CORE，当器件从器件修订版本 A/B (SR1.0/SR1.1) 过渡到器件修订版本 C (SR1.2) 和更新版本的器件时，连接性与封装内部的 VDDR_CORE 电源轨合并。