ZHDA138 May   2026 OPA455 , OPA462

 

  1.   1
  2.   设计目标
  3.   设计说明
  4.   设计说明
  5.   设计步骤
  6.   设计仿真结果
  7.   设计测量结果
  8.   目标应用
  9.   设计中采用的器件
  10.   设计替代器件
  11.   设计参考资料
  12.   其他资源
  13.   商标

设计说明

  1. 分压器网络（R2、R3、R4 和 R5）提供标称电压，用于偏置 VGS。选择能够最小化交越失真，但又不会引起交叉导通的电压偏置网络至关重要，因为交叉导通会损坏金属氧化物半导体场效应晶体管 (MOSFET) 及周围电路。当两个 MOSFET 同时导通时，就会发生交叉导通。这会导致大电流浪涌和热失控，进而可能损坏电路。
  2. 选择高压运算放大器，以尽可能增大电路的输出摆幅。
  3. 带宽随闭环增益变化而变化，如以下公式所示。选择具有较大增益带宽的放大器，可获得更宽的频率响应。
    方程式 1. C l o s e d   L o o p   B a n d w i d t h = G a i n   B a n d w i d t h   P r o d u c t A C L
  4. 验证输入电压是否在所选用运算放大器的全功率带宽和输出电压规格范围之内。对于 ±90V 电源，转换率引起的失真在 50kHz 以上将变得显著（参见 OPA462 数据表中的图 28）。这也可以通过以下公式进行计算：
    方程式 2. V p k = S l e w   R a t e 2 × π × f

    输出电压越接近电源轨，失真就越显著。然而，由分立式晶体管开关特性引起的输出交越区失真，不同于转换率引起的失真。这种交越失真还取决于晶体管的输入和输出电容，很难通过经验公式计算得出。因此，确定所需输入频率是否可行的最佳方法是对电路进行仿真。

  5. 在设计分压器时，应使用较小的电阻值，以缩短推挽对之间的转换时间。MOSFET (FET) 的栅极电阻和输入电容决定了 RC 时间常数。因此，电阻越小，FET 的导通速度就越快。但是，较小的电阻值会增加偏置路径上的电流消耗，因此务必注意这一权衡因素。在本设计示例中，为 R2 和 R5 选择了 60.4kΩ，以获得最佳效果。
  6. 在选择分立式互补输出级时，务必仔细考虑双极性结型晶体管 (BJT) 与 MOSFET 的特性及权衡（更多详情请参阅应用手册利用电流提升器优化 OPA593 中的双反馈补偿中的表 3-1）。
  7. 建议为补偿电容器 CF 预留出空间，以便灵活地优化稳定性。输出节点的电容负载、较大的反馈电阻或反相输入端的电容都可能导致不稳定。有关运算放大器稳定性和补偿方法的详细讨论，请参阅运算放大器稳定性理论与补偿方法技术论文。
  8. 晶体管输出路径中的元件（如负载电阻器 RL）必须具有足够的额定功率。还应遵循高压和大功率 PCB 布局指南（请参阅关于功率与温度的 TIPL 培训）。考虑使用风扇来帮助降低电路可能产生的热量。