1

简介

TI 的 TXB0604/TXB0606 能够在采用串行四通道 SPI 通信的控制器/闪存应用中，有效应对转接驱动挑战和工作电压不匹配问题。其强大的交流驱动能力让设计人员可以在不影响时钟速度的情况下提高裕度，同时在处理器与闪存之间维持稳定通信。这些器件不仅支持高于 50MHz 和 100Mbps 的数据速率，还能承受每个通道最高 100pF 的电容负载，有助于缓解与传输线路相关的信号完整性问题，并实现更稳定、更高性能的系统设计。

如今的数据中心基础设施依赖支持高速通信的服务器和高级计算系统，来验证最高处理效率。为了防止数据处理方面出现瓶颈，主机器件通常会利用外部非易失性内存来解析有限的板载内存，例如与 NOR 闪存搭配使用的基带管理控制器 (BMC)。

对于此类内存密集型数据传输，可以在执行下电上电/复位等特定命令期间，使用四通道 SPI (QSPI) 作为两者之间的串行通信接口。该接口通常用于保存 FPGA 固件、系统 BIOS 映像和其他系统配置参数，以助缩短系统启动时间并加快启动速度。相较于使用四个通道的标准 SPI，其中只有两个固定的全双工数据通道，QSPI 使用六个通道，并且最多可有四个半双工双向数据通道，这样可以显著提高吞吐量。

由 Intel 开发的增强型 SPI (eSPI) 是一种类似接口，该接口利用此串行总线，通过主机与闪存之间基于内存的接口，在主机与外设之间实现系统级通信。eSPI 可用作高速、低引脚数总线接口，旨在替代传统 SPI，以及通常用于在服务器与客户端之间连接不同平台的其他边带信号。

图 1 四通道 SPI 应用示例方框图

图 2 eSPI 应用示例方框图

由于电路板设计限制，设计人员通常面临多种约束，无法将处理器与 PHY 相邻放置。这会导致处理器和 PHY 被主板与子卡之间的长连接器隔开。如此一来，传输线路产生的寄生电容可导致 QSPI 总线无法以所需速度运行，进而成为操作系统的瓶颈。虽然大多数场景涉及控制器与闪存之间的点对点连接，但有时也会在两者之间使用多路复用器件以及较长的连接器走线。在这种情况下，如果总线发生过载，QSPI 总线上所有单独的 C_IO 电容之组合会严重降低信号完整性。这些较慢的边沿速率会降低噪声容限，并带来严峻的信号完整性挑战。正因如此，设计人员被迫反复调试终端、优化布线，甚至付出昂贵代价来重新设计电路板，但所有这些工作仅仅是为了让接口稳定运行。

图 3 在 FPGA 与闪存之间使用的 TXB0604

图 4 多个下游接收器的 FPGA 连接

如果数据中心模块使用 CPU 尝试从存储 BIOS 设置的 ROM 中读取数据，并且两者之间使用了较长的布线长度，由于传输线路存在信号完整性问题，数据处理速度可能会受到限制。长时间停机和较长启动时间会增加传输延时，并增加调试和验证开销。

到目前为止，工程师仅有两种选择：重新设计电路板布局布线以缩短布线长度，或者减少串行总线带宽。而现在，TXB0604 和 TXB0606 提供了第三种选择，来克服这一系统限制。

图 5 TXB0604、TXB0606 图表

总结

随着企业应用对内存的需求不断增加，在保持信号完整性的同时实现更高 QSPI 吞吐量已成为一项关键的设计挑战。除了带宽降低和重新设计整个系统外，信号路径上的电压不匹配和缓冲不足也一直是受限设计面临的痛点。本应用简报探讨了 TXB0604 和 TXB0606 如何消除这些差距，以为系统设计人员提供实用设计，进而在不降低性能的情况下满足转接驱动和电平转换需求。

参考资料

• 德州仪器 (TI) 应用手册：克服 TXB 型转换器设计挑战。
• 德州仪器 (TI) 数据表：TXB0604 高速接口专用自动双向电平转换器。
• 德州仪器 (TI) 应用简报：使用多路复用器实现基于 SPI 的闪存扩展。