下面是 SK-AM62P-LP (PROC164E2) 的 VDDS_MMC0 eMMC PHY IO 电源交流阻抗图，考虑了从 PMIC 电感器输出端到 VDDS_MMC0 SoC 引脚的电源和 GND 形状（具有过孔和去耦电容器）。未模拟 SoC 封装和芯片。

通过对完整系统进行建模，TI 已经证明 图 3-1 中绘制的交流阻抗曲线可充分控制电源噪声，从而在 HS400 数据速率（例如 400MHz）下符合 JESD84-B51 标准。

按照以下步骤检查交流阻抗：

1. 提取 PCB 的 1.8V AM62Px VDDS_MMC0 eMMC PHY IO 电源（含去耦电容器）的 S 参数文件。
   1. 必须使用 3-D 场求解器提取功率 S 参数。2.5D 求解器不足以进行功率提取。
   2. 必须针对从 PMIC 电感器输出端到 AM62Px VDDS_MMC0 引脚的电源路径进行建模。
   3. 必须使用供应商提供的 S 参数或 SPICE 模型精确模拟电源路径中的电容器及任何其他元件。
2. 绘制 eMMC PHY IO 电源 VDDS_MMC0 的交流阻抗，并将其与下面图 3-1 中提供的目标交流阻抗曲线进行比较。
   1. 检查 VDDS_MMC0 从直流到高达 400MHz 的交流阻抗。提取的交流阻抗必须等于或小于图 3-1 才能通过交流阻抗检查。