ZHCZ031B April   2024  – December 2025 IWRL6432AOP

 

  1.   1
  2.   摘要
  3. 1简介
  4. 2器件命名规则
  5. 3器件标识
  6. 4使用说明
    1. 4.1 功耗优化拓扑中的上电序列
    2. 4.2 在 BOM 优化拓扑中，1.2V 数字 LDO 输出路径需满足数据表规格
  7. 5器件型号/修订版对应关系公告
  8. 6功能规范的已知设计异常
    1. 6.1  ANA #51
    2. 6.2  ANA#54
    3. 6.3  ANA #57
    4. 6.4  DIG #1
    5. 6.5  DIG #3
    6. 6.6  DIG #4
    7. 6.7  DIG #5
    8. 6.8  DIG #6
    9. 6.9  DIG #8
    10. 6.10 DIG #9
    11. 6.11 DIG #10
    12. 6.12 DIG #14
    13. 6.13 DIG #15
    14. 6.14 DIG #16
  9. 7商标
  10.   修订历史记录

6.5 DIG #3

UART：限制了 UART 波特率

受影响版本

IWRL6432AOPES2.0

详细信息

由于设计限制（与时钟方案有关），UART 不支持高于 115200 比特每秒的标准波特率。可支持最高 1.25Mbps 的更高波特率，但波特率是非标准的。

需要 UART 的应用无法使用高于 115200 比特每秒的标准波特率

支持的标准波特率：

XTAL (MHz)

40

理想波特率 (bps)

实际波特率

误差 %

115200

113636.36

1.36

76800

75757.58

1.36

支持的非标准波特率：

XTAL (MHz)

40

最大波特率 (bps)

1250k

833.33k

625k

500k

416.66k

357.14k

312.5k

权变措施

TI 建议根据应用需求使用以下权变措施：

  • 如果外部 MCU 可支持相同的非标准波特率，使用非标准波特率可提供最高 1.25Mbps 的吞吐量。
  • 如果用例需要更高的吞吐量，则改用 SPI。