ZHCZ031B April   2024  – December 2025 IWRL6432AOP

 

  1.   1
  2.   摘要
  3. 1简介
  4. 2器件命名规则
  5. 3器件标识
  6. 4使用说明
    1. 4.1 功耗优化拓扑中的上电序列
    2. 4.2 在 BOM 优化拓扑中，1.2V 数字 LDO 输出路径需满足数据表规格
  7. 5器件型号/修订版对应关系公告
  8. 6功能规范的已知设计异常
    1. 6.1  ANA #51
    2. 6.2  ANA#54
    3. 6.3  ANA #57
    4. 6.4  DIG #1
    5. 6.5  DIG #3
    6. 6.6  DIG #4
    7. 6.7  DIG #5
    8. 6.8  DIG #6
    9. 6.9  DIG #8
    10. 6.10 DIG #9
    11. 6.11 DIG #10
    12. 6.12 DIG #14
    13. 6.13 DIG #15
    14. 6.14 DIG #16
  9. 7商标
  10.   修订历史记录

6.2 ANA#54

由于 TX 与 RX 的耦合，RX ADC 存在饱和风险

受影响的修订版：

IWRL6432AOPES2.0

说明：

该器件上的 Tx 与 Rx 之间的隔离有限，根据 Tx 功率退避、Rx 增益设置、线性调频脉冲斜率和 HPF 截止频率配置，这可能导致 ADC 饱和。

权变措施：

请参阅 xWRL6432AOP 的 Tx 退避和 Rx 增益建议，避免 ADC 饱和。