ZHCUD71 July   2025 LM51770

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   应用
  6.   6
  7. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  8. 2硬件
    1. 2.1 连接器、测试点和选择开关说明
      1. 2.1.1 连接器说明
      2. 2.1.2 跳线说明
      3. 2.1.3 测试点说明
      4. 2.1.4 选择开关说明
        1. 2.1.4.1 S1 和 S2 CFG 设置
      5. 2.1.5 电流监测器和电流限制器配置
        1. 2.1.5.1 电流监测器配置
        2. 2.1.5.2 电流限制器配置
  9. 3实现结果
    1. 3.1 测试装置和过程
      1. 3.1.1 测试设置
      2. 3.1.2 测试程序
      3. 3.1.3 注意事项
    2. 3.2 测试数据和性能曲线
      1. 3.2.1 热性能
      2. 3.2.2 效率
      3. 3.2.3 稳态波形
      4. 3.2.4 阶跃负载响应
      5. 3.2.5 交流环路响应曲线
  10. 4硬件设计文件
    1. 4.1 原理图
    2. 4.2 PCB 布局
    3. 4.3 物料清单
  11. 5其他信息
    1. 5.1 商标

2.1.2 跳线说明

表 2-2 跳线
参考指示符引脚说明默认连接
JP1引脚 1 至引脚 2

(GND)

跳线处于 GND 位置，省电模式 (PSM) 已启用。
引脚 2 至引脚 3

(VCC)

跳线处于 VCC 位置，FPWM 模式已启用。*
JP2引脚 1 至引脚 2

(GND)

跳线处于 GND 位置（SYNC 引脚连接至 GND），频率同步已禁用。*

开路

跳线已移除，在 SYNC 引脚上馈入外部时钟。SYNC 已启用。
引脚 2 至引脚 3

(VCC)

跳线处于 VCC 位置（SYNC 引脚连接至 VCC），频率同步已禁用。
JP3引脚 1 至引脚 2

(GND)

跳线处于 GND 位置（DTRK 引脚连接至 GND），数字电压跟踪已禁用。*
开路跳线已移除，在 DTRK 引脚上馈入电压。如果 DTRK 引脚上的电压高于 VT (DTRK) 的上升阈值，则启用 DTRK。
引脚 2 至引脚 3

(VCC)

跳线处于 VCC 位置（DTRK 引脚连接至 VCC），数字电压跟踪已禁用。
JP4引脚 1 至引脚 2

(VEXT)

跳线处于 VEXT 位置，来自 J7-VEXT 的输入连接至 BIAS 引脚。
引脚 3 至引脚 4

(VIN)

跳线处于 VIN 位置。VIN (J1) 连接至 BIAS 引脚。*
引脚 5 至引脚 6

(VOUT)

跳线处于 VOUT 位置。VOUT (J2) 连接至 BIAS 引脚。
JP5引脚 1 至引脚 2

(GND)

跳线处于 GND 位置（EN/UVLO 引脚连接至 GND）。LM51770 已禁用。
开路跳线已移除（EN 引脚连接至由 R14 和 R15 组成的电阻分压器网络）。通过电阻分压器网络设置 EN/UVLO 阈值。*
引脚 2 至引脚 3

(VIN)

跳线处于 VCC 位置（EN/UVLO 引脚连接至 VCC）。LM51770 已启用。
JP6引脚 1/引脚 2环路稳定性测量的连接点（波特图）。
引脚 3GND
引脚 4 至引脚 5跳线就位选择内部反馈分压器。