ZHCUC31 May   2024

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   应用
  6.   6
  7. 1评估模块概述
    1. 1.1 引言
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  8. 2硬件
    1. 2.1 接头和测试点信息
    2. 2.2 连接器信息
    3. 2.3 指示灯 LED
    4. 2.4 硬件设置
  9. 3软件
    1. 3.1 Web GUI 访问或本地 GUI 安装
    2. 3.2 将 EVM 连接到 GUI
    3. 3.3 GUI 概述
    4. 3.4 DRV8000-Q1EVM
      1. 3.4.1 寄存器映射
  10. 4硬件设计文件
    1. 4.1 原理图
    2. 4.2 PCB 布局
    3. 4.3 物料清单 (BOM)
  11. 5其他信息
    1. 5.1 商标

2.1 接头和测试点信息

DRV8000-Q1EVM, DRV8000-Q1EVM (MD084-001)（顶视图）图 2-1 DRV8000-Q1EVM (MD084-001)（顶视图）
警告： 表面高温。EVM 可能会用 FIRE 三角符号标记高表面温度。驱动高电流时，避免触摸标记的高温表面区域，以防止潜在的灼伤损害。
DRV8000-Q1EVM, DRV8000-Q1EVM 接头和测试点信息图 2-2 DRV8000-Q1EVM 接头和测试点信息
表 2-1 接头和测试点说明 - DRV8000-Q1EVM
元件标签 说明
Aee MSP432E401Y 和 MSPM0G3507 之间的 XDS110 接头。
B

主信号接头：

  • GD_IN1：半桥和 H 桥控制输入 1。
  • GD_IN2：半桥和 H 桥控制输入 2。
  • PWM1：用于对除电铬之外所有驱动器进行调节的 PWM 输入 1。
  • nSCS：串行芯片选择。此引脚上的逻辑低电平支持串行接口通信。内部上拉电阻。
  • SDI：串行数据输入。在 SCLK 引脚的下降沿捕捉数据。内部下拉电阻。
  • SDO：串行数据输出。在 SCLK 引脚的上升沿移出数据。推挽式输出。
  • SCLK：串行时钟输入。串行数据会移出并在此引脚上的相应上升沿和下降沿被捕捉。
  • DRVOFF：栅极驱动器关断引脚。置为逻辑高电平可将高侧和低侧栅极驱动器输出拉低。内部下拉

    电阻器。

  • nSLEEP：器件使能引脚。置为逻辑低电平可关断器件并进入睡眠模式。内部下拉电阻。
C

IPROPI/PWM2 - 检测输出从任何驱动器负载电流反馈、PVDD 电压反馈或热仪表组温度反馈进行多路复用。也可针对半桥驱动器配置为第二个 PWM 引脚输入。
D SO - 分流放大器输出。
E

栅极驱动器、EC 驱动器、加热器测试点（左至右）：

  • ECDRV - 对于 EC 控制，引脚控制外部 MOSFET 的栅极以进行 EC 电压调节
  • GH_HS - 加热器 MOSFET 的栅极驱动器输出。连接到高侧 MOSFET 的栅极
  • GH2 - 高侧栅极驱动器输出。连接到高侧 MOSFET 的栅极。
  • GL2 - 低侧栅极驱动器输出。连接到低侧 MOSFET 的栅极
  • GL1 - 低侧栅极驱动器输出。连接到低侧 MOSFET 的栅极
  • GH1 - 高侧栅极驱动器输出。连接到高侧 MOSFET 的栅极
F 外部 EC 电压调节 FET 的漏极（从上到下）：
  • OUT11 - 如果跳线设置在 OUT11 和 EC FET 漏极之间，则 OUT11 是 EC FET 的漏极
  • EC FET 漏极
  • PVDD - 如果跳线设置在 PVDD 和 EC FET 漏极之间，则 PVDD 是 EC FET 的漏极