ZHCUBE1 October   2023

 

  1.   1
  2.   说明
  3.   特性
  4.   4
  5. 1评估模块概述
    1. 1.1 引言
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  6. 2硬件
    1. 2.1 EVM 连接器
      1. 2.1.1 EVM 跳线
      2. 2.1.2 EVM 测试点
    2. 2.2 EVM 设置和操作
      1. 2.2.1 输入电源电压 (VDD)
      2. 2.2.2 SENSE
      3. 2.2.3 RESET
      4. 2.2.4 内置自检 (BIST)
      5. 2.2.5 内置自检使能和锁存器清除 (BIST_EN/LATCH_CLR)
      6. 2.2.6 RESET 延时时间 (CTR)
      7. 2.2.7 检测延时时间 (CTS)
  7. 3实现结果
    1. 3.1 EVM 性能结果
  8. 4硬件设计文件
    1. 4.1 原理图
    2. 4.2 PCB 布局
    3. 4.3 物料清单
  9. 5其他信息
    1.     商标

PCB 布局

图 5-2图 5-3 展示了印刷电路板 (PCB) 的顶部和底部元件,以显示 EVM 的元件放置方式。

图 5-4图 5-5 展示了 EVM 的顶部和底部布局,图 5-6图 5-7 展示了顶层和底层,图 5-8 展示了顶部阻焊层。

*某些电路板型号配备了 R5、C11 和 C12,请移除这些组件以正确测试 BIST 功能*

GUID-20230919-SS0I-LXG5-PWD0-TG7SWXGJZHSN-low.svg图 4-2 元件放置 - 顶层装配图
GUID-20230919-SS0I-LTW0-FL7N-9XLM9KHNC3MK-low.svg图 4-4 布局 - 顶层
GUID-20230919-SS0I-Q6QT-3HZR-4NMGRNQ7DPGJ-low.svg图 4-6 顶层
GUID-20230919-SS0I-NNXF-Z5ZN-TQ75LGHRPD7V-low.svg图 4-8 顶部阻焊层
GUID-20230919-SS0I-8PTJ-V1FM-TBJV2CWTMDWM-low.svg图 4-3 元件放置 - 底层装配图
GUID-20230919-SS0I-SJTL-T1N1-P3ZGN7ZVS6TS-low.svg图 4-5 布局 - 底层
GUID-20230919-SS0I-VSMW-JTXJ-DDTJ6KVJWMTM-low.svg图 4-7 底层