本用户指南介绍了两个 TPS6594-Q1 器件与具有独立 MCU 和主电源轨的 DRA829V 或 TDA4VM 处理器之间的配电网络 (PDN) PDN-0B。此 PDN 可根据需要对处理器 MCU 和主电压源进行板级隔离，从而利用处理器架构实现两个所需的最终产品特性：

1. MCU 处理器充当主处理资源上的独立安全监控器（MCU 安全岛），以确保系统安全运行。
2. MCU 处理器保持最小的系统运行（仅 MCU），以显著降低处理器功耗，从而延长待机使用情况下的电池寿命并降低元件温度。

本说明包括以下内容来以说明平台系统操作：

1. PDN 电源连接
2. PDN 数字控制连接
3. 初级和次级PMIC 的默认 NVM 内容
4. 支持高级处理器系统的不同 PDN 电源状态转换的PMIC排序设置

TPS6594-Q1 器件有不同的可订购零件型号 (PN)，具有独特的 NVM 设置，以支持不同的最终产品用例和处理器类型。每个 PMIC 器件的独特 NVM 设置根据 PDN 设计进行了优化，以支持不同的处理器、处理负载、SDRAM 类型、系统功能安全级别和最终产品特性（如低功耗模式、处理器电压和内存子系统）。NVM_ID 和 NVM_REV 这两个寄存器均可识别NVM设置。每个 PMIC 器件可通过表 2-1 中列出的零件型号、NVM_ID 和 NVM_REV 值来区分。

本部分详细介绍了双TPS6594-Q1 电源器件和 GPIO 信号如何连接到处理器和其他外设元件，以支持 PDN 用例。

图 3-1 显示了双TPS6594-Q1 PMIC电源与支持独立 MCU 和主电源轨所需的处理器电压域之间的电源映射。在该配置中，两个 PMIC 均使用 3.3V 输入电压。对于功能安全应用，在VCCA 连接到主 PMIC 的 OVPGDRV 引脚之前有一个保护FET，以允许对 PMIC 的输入电源进行电压监控。

VCCA 电压必须是施加于 PMIC 器件的第一电压。不得在 VCCA 之前给 PMIC 的 VIO_IN 供电。在此 PDN 中，负载开关为 VIO_IN 供电。该负载开关还为处理器的 VDDSHVx_MCU 电压域供电。这允许引用 VIO_IN 的 PMIC GPIO 控制信号在仅 MCU 低功耗模式期间保持运行状态，并在 DDR 保留（也称为挂起至 RAM）期间被禁用，以降低 PMIC 功耗。

可以使用 TPS659411-Q1 器件的 LDO1运行SD 卡双电压 I/O （3.3V 和 1.8V）。具有逻辑高默认值的处理器 GPIO 控制信号用于将 SD VIO 初始设置为 3.3V。在处理器上电期间，引导加载程序软件可以将 GPIO 信号设置为低电平，从而根据 SD 规格选择高速卡运行所需的 1.8V 电平。这允许控制 LDO1 电压，而无需 MCU 处理器在 SD 卡启动运行期间与 PMIC 建立 I2C 通信。

此 PDN 使用四个分立式电源元件，其中三个是必需的，一个是可选的，具体取决于最终产品的特性。两个 TPS22965-Q1 负载开关连接 VCCA_3V3 电源轨，以便为处理器 I/O 域提供受 OV 保护的 3.3V 电源。为了实现 MCU 安全岛或仅 MCU 低功耗运行，需要两个负载开关来实现MCU与 主处理器子单元之间的隔离。TPS62813-Q1 降压转换器为 LPDDR4 SDRAM 元件提供所需的 1.1V 电源。未使用的主 PMIC FB 引脚 FB_B3 已根据 NVM 设置（表 5-3）进行配置，以便在最终产品 OV/UV 监控要求包含 VDD_DDR_1V1 电源轨时，为该电源提供电压监控。 TLV73318-Q1 LDO是一个可选的分立式电源元件，如果最终产品使用高安全处理器类型并希望能够在板上对 Efuse 值进行编程，则可以使用该元件。如果不需要此特性，则可以省略此 LDO，并按照数据手册建议处理处理器 VPP 引脚。

图 3-1 电源连接

• * VDD_CPU_AVS，启动电压为 0.8V，然后软件设置器件专用 AVS；0.68V – 0.72V。
• ** VDD_SD_DV，3.3V，然后软件更改为每个 HS-SD 为 1.8V。

表 3-1 确定需要哪些电源来支持不同的系统特性。如果所列出的系统特性不是必需的，则可以断开电源器件连接，并且需要将处理器电压域分组到备用电源轨中。

图 3-2 显示了处理器和 PMIC 器件之间的数字控制信号映射。为了使两个 PMIC 器件协同工作，主PMIC 和从 PMIC 必须建立 SPMI 通信通道。这允许两个 TPS6594-Q1 同步其内部可预配置状态机 (PFSM)，以便它们作为一个 PFSM 在所有电源和数字资源上运行。TPS6594-Q1 上的 GPIO_5 和 GPIO_6 引脚被分配用于实施此功能。此外，主 PMIC 的 LDOVINT 引脚连接至从 PMIC 的使能输入，以正确地启动 PFSM。

从 TPS6594-Q1 器件到处理器的其他数字连接提供错误监控、处理器复位、处理器唤醒和系统低功耗模式。已将特定的 GPIO 引脚分配给关键信号，以确保在只有少数 GPIO 引脚保持工作时器件在低功耗模式下能够正常运行。

图 3-2 所示的数字连接支持系统特性，包括仅 MCU 的 MCU 安全岛和挂起至 RAM 低功耗模式、 性能高达 ASIL-D 的功能安全、符合标准的双电压 SD 卡运行和 LPDDR4x 集成。

图 3-2 TPS6594-Q1 数字连接

请使用表 3-3 指导如何分配每个 PDN 系统特性所需的 GPIO 。如果所列出的特性不是必需的，可以删除数字连接；但是，GPIO 引脚仍会按照显示的 NVM 定义的默认功能进行配置。处理器启动后，系统软件可能会重新配置未使用的 GPIO 以支持新功能。只要该功能仅在启动后才需要且默认功能不与正常操作产生任何冲突（例如，两个输出驱动同一网络），就会出现此种情况。有关功能安全相关连接如何帮助实现功能安全系统级目标的详细信息，请参阅Topic Link Label4。

通过使用双 TPS6594-Q1 解决方案为 DRA829V 或 TDA4VM 处理器供电，系统可以利用以下 PMIC 功能安全特性：

• MCU 和主电源轨的独立电源控制
• MCU 和主电源轨的独立监控和重置
• 输入电源监控
• 输出电压和电流监控
• 问答看门狗
• 故障报告中断
• 提供独立路径以禁用系统执行器的使能驱动引脚
• 错误引脚监控
• 内部诊断，包括电压监控、温度监控和内置自检

有关 PMIC 功能安全特性的完整说明和分析，请参阅 TPS6594-Q1 器件的安全手册。这些功能安全特性可以帮助系统达到 ASIL-D 等级。此外，这些特性有助于实现处理器为达到 ASIL-D 等级所使用的功能安全假设。有关完整的功能安全系统假设列表，请参阅 Jacinto™ 7 处理器的 DRA829/TDA4VM 安全手册。

为达到 ASIL-B 的系统功能安全级别，可以使用以下 PDN 特性：

• 对电源电压输出进行PIMC过压和欠压监控
• 对输入到PMIC (VCCA) 进行 PMIC 过压监控和保护
• 对安全处理器进行看门狗监控
• MCU 错误监控
• MCU 复位
• I²C 通信
• 驱动外部电路的错误指示灯（可选）

如图 3-1 所示，PDN 在输入电源和 PMIC 之间串联一个外部电源 FET。FET 前后的电压由 PMIC 监控，PMIC 通过 OVPGDRV 引脚控制 FET。当在输入电源上检测到大于 6V 的过压事件时，FET 可以快速隔离 PMIC，以保护系统免受损坏。包括来自 FET输出的所有电源轨。从 FET 上游连接的任何电源都不受过压事件的影响。在图 3-1 中，为 MCU 和主 I/O 域供电的负载开关、为 DDR 供电的分立式降压稳压器和为 EFUSE 供电的分立式 LDO 都连接在 FET 之后，从而将过压保护扩展到这些处理器域和分立式电源器件。

默认情况下会启用 PMIC 内部过压和欠压监控以及其各自的监控阈值电平，并可在启动后通过 I2C进行更新。默认情况下会监控直接连接到处理器的 PMIC 电源轨。通过负载开关供电的电源轨不受直接监控。要监控为处理器的 MCU I/O 供电的负载开关输出电压，建议使用内置在处理器VDDSHV0_MCU 电压域中POK 监控器。 将TPS65941212-Q1 上未使用的BUCK3 反馈引脚（即 FB_B3）分配用于监控外部降压稳压器提供的 VDD_DDR_1V1 电压。为了监控向主 I/O 供电的负载开关电压，可以通过I2C配置TPS65941111-Q1 的未使用反馈引脚（FB_B3 或 FB_B4），并将其连接到负载开关的输出以启用监控。

默认情况下，在主 TPS6594-Q1 器件上启用内部问答看门狗。一旦器件处于运行状态，就可以通过器件中的从 I2C 配置触发器或问答看门狗设置。默认情况下不启用主 I2C CRC 和从 I2C CRC，但必须使用表 6-1 中描述的 I2C_2 触发器来启用 I2C CRC。启用后，从 I2C 禁用 2ms。建议在启动问答看门狗之前启用 I2C CRC 并等待至少 2ms。配置和启动看门狗的步骤详见TPS6594-Q1数据表。如果在初始开发期间需要暂停该功能或系统不需要该功能，则将主 TPS6594-Q1 GPIO_8 上的 DISABLE_WDOG 信号设置为高电平以禁用看门狗。

主 TPS6594-Q1 PMIC 的 GPIO_7 配置为 MCU 错误信号监控器，且必须通过ESM_MCU_EN 寄存器位来启用。通过主 PMIC nRSTOUT 引脚与处理器的 MCU_PORz 之间的连接来支持 MCU 复位。最后，TPS6594-Q1 和处理器之间有两个 I2C 端口。第一个端口用于所有的非看门狗通信（如电压电平控制），第二个端口允许在独立的通信通道上进行看门狗监控。

可以选择使用主 TPS6594-Q1 EN_DRV 来指示已检测到错误且指示系统正在进入安全状态。如果系统具有一些需要由错误事件驱动的附加外部电路，则可以使用该信号。在本 PDN 中，EN_DRV虽未使用，但仍可以使用。

对于 ASIL-C 或 ASIL-D 系统，除Topic Link Label4.1 中所述的特性外，还可使用以下特性：

• 对所有输出电源轨进行 PMIC 电流监控
• 隔离处理器 MCU 和主电源域
• SoC 错误监控
• SoC 复位

默认情况下，对 TPS6594-Q1 器件的所有 BUCK 和 LDO 启用电流监控。此外，图 3-1 显示处理器的 MCU 域由 PMIC 的不同电源供电，而不是由处理器的主电源域供电。如果 TPS65941111-Q1 的 GPIO_3 可重新配置为 nERR_SoC，则可利用 SoC 错误信号监控。此特性使用 ESM_SOC_EN 寄存器位通过 I²C 来启用。通过将主 TPS6594-Q1 上的 GPIO_11（配置为 nRSTOUT_SoC）连接到处理器的 PORz 引脚来支持 SoC 复位功能。

1. TPS65941212-Q1 和 TPS65941111-Q1 的电源轨组设置详见表 5-7。
2. 电源轨 VDD_DDR_1V1 和 VDD1_LPDDR4_1V8对安全至关重要，但不需要直接电压或电流监控，因为可以使用其他方法（例如，SoC 内部超时垫圈 和 ECC 校验器）提供诊断覆盖范围，以检测 DDR 电压中的故障。
3. 电源轨 VDD_IO_1V8/3V3 和 VDD_GPIORET_1V8/3V3 通常对安全不是至关重要的，因为可以使用其他方法（例如，黑色通道校验器）提供诊断覆盖范围，以检测 SoC 信号接口（例如，CAN、UART 和 SPI）中的故障。
4. 如果在安全关键接口中使用 SoC GPIO 控制信号，则根据客户的最终产品设计，可能需要为特定的VIO 电源轨添加电压和电流监控。
5. PMIC 资源 FB_B3 用于同时监控 VDD_DDR_1V1 的 OV 和 UV。此 PMIC 监控器不与电源组关联，但可以通过软件添加到组中。
6. 因为在安全关键型处理过程中不会发生 Efuse 编程，故电源轨 VPP_EFUSE_1V8 对安全不是至关重要的。
7. PMIC-B、Buck3 和 4 具有未使用的遥感反馈输入，可以根据所需的功能安全需求分配这些输入，以在 SoC SW 启动后为2个外部电源轨提供 OV 和 UV 电压监控。以VDD_DDR_1V1 和 VDD_IO_3V3 电源轨的可选 OV/UV 监控举例说明。

TPS6594-Q1 器件由固定寄存器和从 NVM 加载的可配置寄存器组成。对于所有的NVM 寄存器，加载到寄存器中的初始 NVM 设置将在本部分提供。注意：这些初始 NVM 设置可以在状态转换（例如从待机模式切换到运行模式）期间发生更改。寄存器映射（包括固定寄存器的默认值）位于 TPS6594-Q1 数据表中。

在 TPS6594-Q1 数据表中，每个BUCK有七种基于应用程序的配置在其内运行。以下列表包括可用的不同配置：

• 用于 DDR 终端的 2.2MHz 单相
• 4.4MHz VOUT 低于 1.9V，多相或高 COUT 单相
• 4.4MHz VOUT 低于 1.9V，低 COUT，仅单相
• 4.4MHz VOUT 高于 1.7V，仅单相
• 2.2MHz VOUT 低于 1.9V，多相或单相
• 2.2MHz 全VOUT 范围且VIN 高于 4.5V，仅单相
• 2.2MHz 全 VOUT 范围且全VIN 范围，仅单相

这七种配置还具有最佳输出电感值，可在各种条件下优化每个降压稳压器的性能。表 5-1 显示了各个BUCK 的默认配置。这些设置在器件启动后不能更改。

这些设置用于区分在系统中检测到哪个器件。这些设置在器件启动后不能更改。

这些设置详细说明了 BUCK轨的默认电压、配置和监控。所有这些设置都可以在启动后通过 I²C 进行更改。