ZHCSZ37 October   2025 TPS7E81

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 使能 (EN)
      2. 6.3.2 压降电压
      3. 6.3.3 欠压锁定
      4. 6.3.4 热关断
      5. 6.3.5 折返电流限制
      6. 6.3.6 功率限制
      7. 6.3.7 输出下拉电阻
    4. 6.4 器件功能模式
      1. 6.4.1 器件功能模式比较
      2. 6.4.2 正常运行
      3. 6.4.3 压降运行
      4. 6.4.4 禁用
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 可调器件反馈电阻器选择
      2. 7.1.2 建议的电容器类型
      3. 7.1.3 输入和输出电容器选择
      4. 7.1.4 反向电流
      5. 7.1.5 前馈电容
      6. 7.1.6 压降电压
      7. 7.1.7 估算结温
      8. 7.1.8 功率耗散 (PD)
      9. 7.1.9 功率耗散与环境温度之间的关系
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 选择反馈电阻器
      3. 7.2.3 电源相关建议
      4. 7.2.4 布局
        1. 7.2.4.1 布局指南
        2. 7.2.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
      2. 8.1.2 器件命名规则
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

7.1.9 功率耗散与环境温度之间的关系

图 7-2 和 图 7-3 基于 JESD51-7 4 层高 K 电路板。使用以下公式估算允许的功率耗散。如 电路板布局对 LDO 热性能影响的经验分析 应用手册中所述，可以通过添加顶层覆铜和增加散热过孔数量来改善 JEDEC 高 K 布局中的散热。如果采用良好的散热布局，则允许的散热最多可改善 50%。

方程式 14. T A +   R θ J A     ×   P D     ≤ 125   ℃
TPS7E81 TPS7E81 (DBV/A) 允许的功率耗散图 7-2 TPS7E81 (DBV/A) 允许的功率耗散
TPS7E81 TPS7E81 (DRV) 允许的功率耗散图 7-3 TPS7E81 (DRV) 允许的功率耗散