ZHCSZ35A October   2025  – December 2025 DRV81545

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 集成钳位二极管 VCLAMP
      2. 6.3.2 保护电路
        1. 6.3.2.1 ILIM 模拟电流限制
          1. 6.3.2.1.1 负载电阻对 TSD 之前功率耗散的影响
        2. 6.3.2.2 截止延迟 (COD)
        3. 6.3.2.3 热关断 (TSD)
        4. 6.3.2.4 欠压锁定 (UVLO)
      3. 6.3.3 故障条件汇总
    4. 6.4 器件功能模式
      1. 6.4.1 硬件接口运行
      2. 6.4.2 并行输出
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 外部组件
      2. 7.2.2 持续电流能力
      3. 7.2.3 功率耗散
      4. 7.2.4 应用曲线
    3. 7.3 电源相关建议
      1. 7.3.1 大容量电容
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

6.4.1 硬件接口运行

DRV81545 可通过一个简单的硬件接口进行控制，其中 INX 决定 OUTX 的状态。当 INx 引脚被驱动为高电平时，内部逻辑将打开相应的输出 FET。将 INx 设置为低电平时会关断相应的 OUTx FET。表 6-5 列出了此控制方案。

表 6-5 通道 x 的硬件控制模式
INx OUTx 说明
0 高阻态 OUTx 禁用 (Hi-Z)
1 L OUTx FET 导通