ZHCSZ05A October   2025  – April 2026 SN74LVC1G09B

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5.   5
  6. 4 引脚配置和功能
  7. 5 规格
    1.     8
    2. 5.1 绝对最大额定值
    3. 5.2 ESD 等级
    4. 5.3 建议运行条件
    5. 5.4 热性能信息
    6. 5.5 电气特性
    7. 5.6 开关特性
    8. 5.7 典型特性
  8. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 开漏 CMOS 输出
      2. 6.3.2 局部断电 (Ioff)
      3. 6.3.3 标准 CMOS 输入
      4. 6.3.4 钳位二极管结构
    4. 6.4 器件功能模式
  9. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
        1. 7.2.1.1 电源注意事项
        2. 7.2.1.2 输入注意事项
        3. 7.2.1.3 输出注意事项
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  10. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  11. 9 修订历史记录
  12. 10机械、封装和可订购信息

6.3.1 开漏 CMOS 输出

开漏输出包含在 SN74LVC1G09B 中。开漏输出仅能将输出驱动为低电平。当置于高逻辑状态时，输出处于高阻抗状态，这意味着输出既不会拉出电流，也不会灌入电流（电气特性 表中定义的小漏电流除外）。在高阻抗状态下，输出电压不受 SN74LVC1G09B 控制，而取决于外部因素。

受高阻抗状态影响，需要使用一个外部上拉电阻器来定义逻辑高电平。如果没有上拉电阻器，输出将悬空并处于未定义的逻辑电平。电阻器的值取决于寄生电容和功耗等因素；通常，10kΩ 的电阻器是合适的。

SN74LVC1G09B 的驱动能力可在轻负载情况下产生快速边沿，因此在布线和负载设计时应注意防止振铃。此外，与能够连续处理电流的 SN74LVC1G09B 相比，输出能够驱动更高的电流。限制器件输出功率，以避免因过流导致损坏。始终遵守 绝对最大额定值 中规定的电气和热限值。有关可从外部连接到 SN74LVC1G09B 的最大输出电压，请参见建议的运行条件 表。

未使用的开漏 CMOS 输出应保持断开。