ZHCSYV4A August   2025  – December 2025 PGA854

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 增益控制
      2. 7.3.2 输入保护
      3. 7.3.3 输出共模引脚
      4. 7.3.4 使用全差分输出放大器对噪声进行整形
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 线性工作输入范围
      2. 8.1.2 差分输入的电流消耗
    2. 8.2 典型应用
      1. 8.2.1 ADS127L11 和 ADS127L21B 24 位 Δ-Σ ADC 驱动器电路
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 开发支持
        1. 9.1.1.1 PSpice® for TI
        2. 9.1.1.2 TINA-TI™ 仿真软件(免费下载)
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

布局指南

建议使用良好的布局实践。为了实现器件的出色工作性能,请采用良好的 PCB 布局实践,包括:

  • 为避免将共模信号转换为差分信号和热电动势 (EMF),请验证这两条输入路径对称,且源阻抗和电容匹配良好。
  • 噪声可能通过器件的电源引脚和整个电路的电源引脚传播到模拟电路中。旁路电容器通过提供模拟电路的本地低阻抗电源来减少耦合噪声。
    • 在每个电源引脚和接地端之间连接低 ESR 0.1µF 陶瓷旁路电容器,放置位置尽量靠近器件。针对单电源应用,V+ 与接地端之间可以接入单个旁路电容器。
  • 为了减少寄生耦合,请让输入布线尽可能远离电源或输出布线。如果上述布线无法分离,则让敏感性布线与有噪声布线垂直交叉要远优于选择平行的布线方式。
  • FDA_IN+ 和 FDA_IN– 引脚上的漏电流可能会导致输出电压出现直流失调误差。此外,这些引脚上过大的寄生电容可能会导致相位裕度减小并影响输出级的稳定性。如果未使用这些引脚来实现精心设计的电容反馈,请按照最佳实践来更大限度减少漏电流和寄生电容。
  • 按照最佳实践来更大限度减少漏电流和寄生电容,其中包括在任何位于输入引脚正下方的接地平面上设置 避开 区域。
  • 尽可能减少热结的数量。如果可能,请使用不带通孔的单层进行信号路径布设。
  • 与主要热源(高功耗电路)保持足够的距离。如果不可能,请调整器件位置,使热源对差分信号路径两侧的影响能够均匀匹配。
  • 应使布线尽可能短。