ZHCSYL5 July   2025 SN74AHCT273-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 噪声特性
    7. 5.7 计时特点
    8. 5.8 开关特性
    9. 5.9 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 平衡 CMOS 推挽式输出
      2. 7.3.2 TTL 兼容型 CMOS 输入
      3. 7.3.3 可润湿侧翼
      4. 7.3.4 钳位二极管结构
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
    3. 8.3 设计要求
      1. 8.3.1 电源注意事项
      2. 8.3.2 输入注意事项
      3. 8.3.3 输出注意事项
    4. 8.4 详细设计过程
    5. 8.5 应用曲线
    6. 8.6 电源相关建议
    7. 8.7 布局
      1. 8.7.1 布局指南
      2. 8.7.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

7.1 概述

SN74AHCT273-Q1 器件是一款具有共享直接低电平有效清零 (CLR) 输入的正边沿触发式八路 D 类触发器。

数据 (D) 输入上满足设置时间要求的信息被发送到时钟 (CLK) 脉冲上升沿的 (Q) 输出。时钟触发在一个特定电压电平下发生，并且不与正向脉冲的转换时间直接相关。当 CLK 处于高电平或低电平或从高电平转为低电平时，D 输入对输出没有影响。

数据 (Q) 输出上的信息可通过清零 (CLR) 引脚利用低电平输入异步清零。