ZHCSXQ6G April   1998  – January 2025 SN74LV163A

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 说明
  4. 3 引脚配置和功能
  5. 4 规格
    1. 4.1  绝对最大额定值
    2. 4.2  ESD 等级
    3. 4.3  建议运行条件
    4. 4.4  热性能信息
    5. 4.5  电气特性
    6. 4.6  时序要求，VCC = 2.5V ± 0.2V
    7. 4.7  时序要求，VCC = 3.3V ± 0.3V
    8. 4.8  时序要求，VCC = 5V ± 0.5V
    9. 4.9  开关特性，VCC = 2.5V ± 0.2V
    10. 4.10 开关特性，VCC = 3.3V ± 0.3V
    11. 4.11 开关特性，VCC = 5V ± 0.5V
    12. 4.12 噪声特性
    13. 4.13 工作特性
    14. 4.14 典型的清零、预设、计数和抑制序列
  6. 5 参数测量信息
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 器件功能模式
  8. 7 应用和实施
    1. 7.1 电源相关建议
    2. 7.2 布局
      1. 7.2.1 布局指南
      2. 7.2.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

3 引脚配置和功能

SN74LV163A SN74LV163A D、DB、DGV、NS 或 PW 封装；16 引脚 SOIC、SSOP、TVSOP、SOP 或 TSSOP（顶视图）图 3-1 SN74LV163A D、DB、DGV、NS 或 PW 封装；16 引脚 SOIC、SSOP、TVSOP、SOP 或 TSSOP（顶视图）
SN74LV163A SN74LV163A RGY 封装，16 引脚 VQFN（顶视图）图 3-2 SN74LV163A RGY 封装，16 引脚 VQFN（顶视图）
引脚功能
名称 引脚 类型1 说明
CLR 1 I 清零，低电平有效
CLK 2 I 时钟，上升沿触发
A 3 I 加载数据 A
B 4 I 加载数据 B
C 5 I 加载数据 C
D 6 I 加载数据 D
ENP 7 I 计数启用，不影响 RCO
GND 8 — 接地
LOAD 9 I 并行负载，低电平有效
ENT 10 I 计数启用，影响 RCO
QD 11 O QD 输出
QC 12 O QC 输出
QB 13 O QB 输出
QA 14 O QA 输出
RCO 15 O 纹波进位输出
VCC 16 __ 电源
  1. I = 输入、O = 输出、P = 电源、FB = 反馈、GND = 接地、N/A = 不适用