ZHCSXQ0I July 1997 – January 2025 SN54AHC123A , SN74AHC123A
PRODUCTION DATA
图 3-1 SN54AHC123A J 或 W 封装;SN74AHC123A D、DB、DGV、N、或 PW Package封装;16-引脚 CDIP、CFP、SOIC、SSOP、TVSOP、PDIP、TSSOP (顶视图)
图 3-2 SN54AHC123A FK 封装,20 引脚 LCCC(顶视图)| 引脚 | I/O1 | 说明 | |
|---|---|---|---|
| 名称 | 编号 | ||
| 1 A | 1 | I | 当 1B = H 时通道 1 下降沿触发输入;采用其他输入方法时保持低电平 |
| 1B | 2 | I | 在 1 A = L 时,通道 1 上升沿触发输入;采用其他输入方法时保持高电平 |
| 1 CLR | 3 | I | 在 1 A = L 和 1B = H 时,通道 1 上升沿触发;采用其他输入方法时保持高电平;可以通过在输出期间驱动低电平来缩短脉冲长度 |
| 1 Q | 4 | O | 通道 1 反相输出 |
| 2Q | 5 | O | 通道 2 输出 |
| 2Cext | 6 | — | 通道 2 外部电容器负极连接 |
| 2Rext/Cext | 7 | — | 通道 2 外部电容器和电阻器结连接 |
| GND | 8 | — | 接地 |
| 2 A | 9 | I | 当 2B = H 时通道 2 下降沿触发输入;采用其他输入方法时保持低电平 |
| 2B | 10 | I | 在 2 A = L 时,通道 2 上升沿触发输入;采用其他输入方法时保持高电平 |
| 2 CLR | 11 | I | 在 2 A = L 和 2B = H 时,通道 2 上升沿触发;采用其他输入方法时保持高电平;可以通过在输出期间驱动低电平来缩短脉冲长度 |
| 2 Q | 12 | O | 通道 2 反相输出 |
| 1Q | 13 | O | 通道 1 输出 |
| 1Cext | 14 | — | 通道 1 外部电容器负极连接 |
| 1Rext/Cext | 15 | — | 通道 1 外部电容器和电阻器结连接 |
| VCC | 16 | — | 电源 |