ZHCSXN6A December   2024  – January 2026 TAS5815

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5.   器件比较表
  6. 4 引脚配置和功能
  7. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 典型特性
      1. 5.7.1 采用 BD 调制的桥接负载 (BTL) 配置曲线
      2. 5.7.2 采用 1SPW 调制的桥接负载 (BTL) 配置曲线
      3. 5.7.3 采用 BD 调制的并行桥接负载 (PBTL) 配置
      4. 5.7.4 采用 1SPW 调制的并行桥接负载 (PBTL) 配置
  8. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 电源
      2. 6.3.2 器件时钟
      3. 6.3.3 串行音频端口 – 时钟速率
      4. 6.3.4 串行音频端口 - 数据格式和位深度
      5. 6.3.5 时钟暂停自动恢复
      6. 6.3.6 采样率动态变化
      7. 6.3.7 数字音频处理
      8. 6.3.8 D 类音频放大器
        1. 6.3.8.1 扬声器放大器增益选择
    4. 6.4 器件功能模式
      1. 6.4.1 软件控制
      2. 6.4.2 扬声器放大器工作模式
        1. 6.4.2.1 BTL 模式
        2. 6.4.2.2 PBTL 模式
      3. 6.4.3 低 EMI 模式
        1. 6.4.3.1 采用展频技术更大限度地降低 EMI
        2. 6.4.3.2 通过通道间相移更大限度地降低 EMI
        3. 6.4.3.3 通过多器件 PWM 相位同步更大限度地降低 EMI
      4. 6.4.4 热折返
      5. 6.4.5 器件状态控制
      6. 6.4.6 器件调制
        1. 6.4.6.1 BD 调制
        2. 6.4.6.2 1SPW 调制
        3. 6.4.6.3 混合调制
      7. 6.4.7 Load Detect
        1. 6.4.7.1 短路负载检测
        2. 6.4.7.2 开路负载检测
    5. 6.5 编程和控制
      1. 6.5.1 I2C 串行通信总线
      2. 6.5.2 目标地址
        1. 6.5.2.1 随机写入
        2. 6.5.2.2 随机读取
        3. 6.5.2.3 顺序写入
        4. 6.5.2.4 顺序读取
        5. 6.5.2.5 DSP 存储器 Book、Page 和 BQ 更新
        6. 6.5.2.6 使用示例
        7. 6.5.2.7 校验和
          1. 6.5.2.7.1 循环冗余校验 (CRC) 校验和
          2. 6.5.2.7.2 异或 (XOR) 校验和
      3. 6.5.3 通过软件进行控制
        1. 6.5.3.1 启动过程
        2. 6.5.3.2 关断过程
        3. 6.5.3.3 保护和监控
          1. 6.5.3.3.1 过流关断 (OCSD)
          2. 6.5.3.3.2 直流检测
          3. 6.5.3.3.3 器件过热保护
          4. 6.5.3.3.4 过压保护
          5. 6.5.3.3.5 欠压保护
          6. 6.5.3.3.6 时钟故障
  9. 7 寄存器映射
    1. 7.1 CONTROL PORT 寄存器
  10. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 自举电容器
      2. 8.1.2 电感器选型
      3. 8.1.3 电源去耦
      4. 8.1.4 输出 EMI 滤波
    2. 8.2 典型应用
      1. 8.2.1 2.0（立体声 BTL）系统
        1. 8.2.1.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 第 1 步：硬件完整性
        2. 8.2.2.2 第 2 步：扬声器调优
        3. 8.2.2.3 第 3 步：软件集成
      3. 8.2.3 单声道 (PBTL) 系统
        1. 8.2.3.1 设计要求
      4. 8.2.4 高级 2.1 系统（两个 TAS5815 器件）
    3. 8.3 电源相关建议
      1. 8.3.1 DVDD 电源
      2. 8.3.2 PVDD 电源
    4. 8.4 布局
      1. 8.4.1 布局指南
        1. 8.4.1.1 音频放大器通用指南
        2. 8.4.1.2 PVDD 网络中 PVDD 旁路电容布置的重要性
        3. 8.4.1.3 优化散热性能
          1. 8.4.1.3.1 器件、覆铜和元件布局
          2. 8.4.1.3.2 模板图案
            1. 8.4.1.3.2.1 PCB 尺寸和过孔排列
            2. 8.4.1.3.2.2 焊接模板
      2. 8.4.2 布局示例
  11. 9 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 器件命名规则
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  12. 10修订历史记录
  13. 11机械和封装信息
    1. 11.1 封装选项附录
    2. 11.2 卷带包装信息

6.4.3.3 通过多器件 PWM 相位同步更大限度地降低 EMI

此器件支持为多器件应用系统选择最多四相。例如，当一个系统集成了四个 TAS5815 器件时，用户可以通过寄存器 RAMP_PHASE_CTRL (0x6A) 为每个器件选择相位 0、1、2 或 3，这意味着每个器件之间有 45 度相移，可更大程度地降低 EMI。

建议在启动阶段与 I2S 时钟进行相位同步：

  1. 停止 I2S 时钟。
  2. 配置每个器件相位选择并启用相位同步。例如：器件 0 的寄存器 0x6A = 0x00；器件 1 的寄存器 0x6A = 0x04；器件 2 的寄存器 0x6A = 0x08；器件 3 的寄存器 0x6A = 0x0C。每个器件之间应有 45 度 PWM 相移，以更大限度地降低 EMI。
  3. 将每个器件配置为 Hi-Z 模式。
  4. 为每个器件提供 I2S。所有四个器件的相位同步都由内部序列自动完成。
  5. 初始化 DSP 代码。（如果只需要进行 PWM 相位同步，则可以跳过此步骤）。
  6. 器件间的 PWM 相移应固定为 45 度。