ZHCSWO8 August   2024 TLV1H103-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序图
    7. 5.7 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
    4. 6.4 器件功能模式
      1. 6.4.1 输入
      2. 6.4.2 推挽（单端）输出
      3. 6.4.3 已知启动条件
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 可调迟滞
      2. 7.1.2 容性负载
      3. 7.1.3 锁存器功能
    2. 7.2 典型应用
      1. 7.2.1 实现可调迟滞
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
        3. 7.2.1.3 应用曲线
      2. 7.2.2 光学接收器
      3. 7.2.3 过流锁存条件
      4. 7.2.4 外部触发功能
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 文档支持
    1. 8.1 相关文档
      1. 8.1.1 开发支持
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

7.2.4 外部触发功能

以下是生成外部触发信号的典型配置。用户调节触发电平，DAC 将该触发电平转换为 TLV1H103-SEP 可用作参考的电压。然后，输入电压与触发参考电压进行比较，TLV1H103-SEP 向下游 FPGA 发送 LVDS 信号以开始采集。

TLV1H103-SEP 外部触发功能图 7-11 外部触发功能