ZHCSWM8A June   2024  – December 2024 TCAN1472-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  ESD 等级（IEC 瞬态）
    4. 5.4  建议运行条件
    5. 5.5  热特性
    6. 5.6  电源特性
    7. 5.7  功耗额定值
    8. 5.8  电气特性
    9. 5.9  开关特性
    10. 5.10 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
      1. 7.1.1 信号改善
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 引脚说明
        1. 7.3.1.1 TXD
        2. 7.3.1.2 GND
        3. 7.3.1.3 VCC
        4. 7.3.1.4 RXD
        5. 7.3.1.5 VIO（仅限 TCAN1472V-Q1）
        6. 7.3.1.6 CANH 和 CANL
        7. 7.3.1.7 STB（待机）
      2. 7.3.2 CAN 总线状态
      3. 7.3.3 TXD 显性超时 (DTO)
      4. 7.3.4 CAN 总线短路电流限制
      5. 7.3.5 热关断（TSD）
      6. 7.3.6 欠压锁定
      7. 7.3.7 未供电设备
      8. 7.3.8 悬空引脚
    4. 7.4 器件功能模式
      1. 7.4.1 工作模式
      2. 7.4.2 正常模式
      3. 7.4.3 待机模式
        1. 7.4.3.1 待机模式下通过唤醒模式 (WUP) 实现的远程唤醒请求
      4. 7.4.4 驱动器和接收器功能
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
        1. 8.2.1.1 CAN 终端
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 总线负载能力、长度和节点数
      3. 8.2.3 应用曲线
    3. 8.3 系统示例
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

5.9 开关特性

除非另有说明，否则所有参数都是在建议工作条件下且 -40℃ ≤ TJ ≤ 150℃ 时有效（典型值是在 VCC = 5V、VIO = 3.3V 且器件环境温度保持在 27℃ 条件下的值）
参数 测试条件 最小值 典型值 最大值 单位
器件开关特性
tPROP(LOOP1) 总循环延迟、驱动器输入 (TXD) 至接收器输出 (RXD)、隐性状态至显性状态 请参阅图 6-4正常模式，VIO = 4.5V 至 5.5V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)    90 145 ns
请参阅图 6-4正常模式，VIO = 3V 至 3.6V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)  95 155 ns
请参阅图 6-4正常模式，VIO = 2.25V 至 2.75V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)     110 170 ns
请参阅图 6-4正常模式，VIO = 1.71V 至 1.89V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)  125 190 ns
tPROP(LOOP2) 总环路延迟，驱动器输入 (TXD) 到接收器输出 (RXD)，显性状态到隐性状态 请参阅图 6-4正常模式，VIO = 4.5V 至 5.5V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)  95 150 ns
请参阅图 6-4正常模式，VIO = 3V 至 3.6V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)  100 160 ns
请参阅图 6-4正常模式，VIO = 2.25V 至 2.75V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)  110 175 ns
请参阅图 6-4正常模式，VIO = 1.71V 至 1.89V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)  125 190 ns
tMODE 模式更改时间，从正常到待机或从待机到正常 请参阅图 6-5
 		 30 µs
tWK_FILTER 有效唤醒模式的滤波时间 请参阅图 7-7 0.5 0.95 µs
tWK_TIMEOUT 总线唤醒超时值 请参阅图 7-7 0.8 6 ms
Tstartup VCC 或 VIO 清除上升欠压阈值并且器件可以恢复正常运行之后的持续时间 1.5 ms
Tfilter(STB) 对 STB 引脚进行滤波以滤除任何干扰 0.5 1 2 µs
驱动器开关特性
tprop(TxD-busrec) 传播延迟时间，低电平到高电平的 TXD 边沿到驱动器隐性状态（显性状态到隐性状态） 请参阅图 6-2 ，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，VIO = 4.5V 至 5.5V 35 70 ns
请参阅图 6-2 ，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，VIO = 3V 至 3.6V 40 70 ns
请参阅图 6-2 ，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，VIO = 2.25V 至 2.75V 40 75 ns
请参阅图 6-2 ，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，VIO = 1.71V 至 1.89V 42 80 ns
tprop(TxD-busdom) 传播延迟时间，高电平到低电平的 TXD 边沿到驱动器显性状态（隐性状态到显性状态） 请参阅图 6-2 ，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，VIO = 4.5V 至 5.5V 35 75 ns
请参阅图 6-2 ，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，VIO = 3V 至 3.6V 35 75 ns
请参阅图 6-2 ，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，VIO = 2.25V 至 2.75V 40 80 ns
请参阅图 6-2 ，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，VIO = 1.71V 至 1.89V 42 80 ns
tsk(p) 脉冲偏斜 (|tprop(TxD-busrec) - tprop(TxD-busdom)|) STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，请参阅图 6-2  1 10 ns
tBUS_R 差分输出信号上升时间 请参阅图 6-2 ，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%) 15 30 ns
tBUS_F 差分输出信号下降时间 请参阅图 6-2 ，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%) 15 40 ns
tTXD_DTO 显性超时 请参阅图 6-6 ，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，STB = 0V 1.2 4.0 ms
接收器开关特性
tprop(busrec-RXD) 传播延迟时间，总线隐性输入到 RXD 高电平输出（显性状态到隐性状态） 请参阅图 6-3 ，STB = 0V，
45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)，VIO = 4.5V 至 5.5V		 60 85 ns
请参阅图 6-3 ，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)，VIO = 3V 至 3.6V 65 95 ns
请参阅图 6-3 ，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)，VIO = 2.25V 至 2.75V 70 105 ns
请参阅图 6-3 ，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)，VIO = 1.71V 至 1.89V 80 110 ns
tprop(busdom-RXD) 传播延迟时间，总线显性输入到 RXD 低电平输出（隐性状态到显性状态） 请参阅图 6-3 ，STB = 0V，
45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)，VIO = 4.5V 至 5.5V		 50 75 ns
请参阅图 6-3 ，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)，VIO = 3V 至 3.6V 60 80 ns
请参阅图 6-3 ，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)，VIO = 2.25V 至 2.75V 65 90 ns
请参阅图 6-3 ，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)，VIO = 1.71V 至 1.89V 80 110 ns
tRXD_R RXD 输出信号上升时间 请参阅图 6-3 ，STB = 0V，
CL(RXD) = 15pF(≤ ±1%)		 8 25 ns
tRXD_F RXD 输出信号下降时间 7 30 ns
FD 时序特性
tBIT(BUS) tBIT(TXD) = 500ns 时 CAN 总线输出引脚上的位时间 请参阅图 6-4 ，VCC = 4.5V 至 5.5V，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF，CL(RXD) = 15pF
 		 490 510 ns
tBIT(TXD) = 200ns 时 CAN 总线输出引脚上的位时间 请参阅图 6-4 ，VCC = 4.5V 至 5.5V，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF，CL(RXD) = 15pF
 		 190 210 ns
tBIT(TXD) = 125ns 时 CAN 总线输出引脚上的位时间 请参阅图 6-4 ，VCC = 4.5V 至 5.5V，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF，CL(RXD) = 15pF
 		 115 135 ns
tBIT(RXD) tBIT(TXD) = 500ns 时 RXD 输出引脚上的位时间 请参阅图 6-4 ，VCC = 4.75V 至 5.25V，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF，CL(RXD) = 15pF
 		 470 520 ns
请参阅图 6-4 ，VCC = 4.5V 至 5.5V，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF，CL(RXD) = 15pF
 		 470 525 ns
tBIT(TXD) = 200ns 时 RXD 输出引脚上的位时间 请参阅图 6-4 ，VCC = 4.75V 至 5.25V，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF，CL(RXD) = 15pF
 		 170 220 ns
请参阅图 6-4 ，VCC = 4.5V 至 5.5V，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF，CL(RXD) = 15pF
 		 170 225 ns
tBIT(TXD) = 125ns 时 RXD 输出引脚上的位时间 请参阅图 6-4 ，VCC = 4.75V 至 5.25V，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF，CL(RXD) = 15pF
 		 95 145 ns
请参阅图 6-4 ，VCC = 4.5V 至 5.5V，STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF，CL(RXD) = 15pF
 		 95 150 ns
信号改善时序特性
tPAS_REC_START 被动隐性阶段的
开始时间		 从 TXD 上升 50% 边沿（斜率 <5ns）到被动隐性阶段开始的持续时间 420 530 ns
tACT_REC_START 主动信号改善阶段的开始时间 从 TXD 上升 50% 边沿（斜率 <5ns）到被动隐性阶段开始的持续时间 120 ns
tACT_REC_END 主动信号改善阶段的结束时间 355 ns
tΔBit(Bus) 发送的位宽时间差 VCC = 4.75V 至 5.25V，TXD <= 8Mbps，tΔBit(Bus) = tBit(Bus) - tBit(TxD)
STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)，请参阅图 6-4		 -10 10 ns
VCC = 4.5V 至 5.5V，TXD <= 8Mbps，tΔBit(Bus) = tBit(Bus) - tBit(TxD)
STB = 0V，RL = 60Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)，请参阅图 6-4		 -10 10 ns
tΔBIT(RxD) 接收的位宽时间差 VCC = 4.75V 至 5.25V，TXD <= 8Mbps，tΔBIT(RxD) = tBit(RxD) - tBit(TxD)
STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)，请参阅图 6-4		 -30 20 ns
VCC = 4.5V 至 5.5V，TXD <= 8Mbps，tΔBIT(RxD) = tBit(RxD) - tBit(TxD)
STB = 0V，RL = 60Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)，CL(RXD) = 15pF，请参阅图 6-4		 -30 20 ns
tΔREC 接收器时序对称性 VCC = 4.75V 至 5.25V，TXD <= 8Mbps，tΔREC = tBit(RxD) - tBit(Bus)
STB = 0V，45Ω ≤ RL ≤ 65Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)，请参阅图 6-4		 -20 15 ns
VCC = 4.5V 至 5.5V，TXD <= 8Mbps，tΔREC = tBit(RxD) - tBit(Bus)
STB = 0V，RL = 60Ω，CL = 100pF (≤ ±1%)，CL(RXD) = 15pF (≤ ±1%)，请参阅图 6-4		 -20 15 ns