ZHCSWA1E August   2003  – August 2024 SN74LVC74A-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 说明
  4. 3 引脚配置和功能
  5. 4 规格
    1. 4.1 绝对最大额定值
    2. 4.2 ESD 等级
    3. 4.3 建议运行条件
    4. 4.4 热性能信息
    5. 4.5 电气特性
    6. 4.6 时序要求
    7. 4.7 开关特性
    8. 4.8 工作特性
  6. 5 参数测量信息
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 器件功能模式
  8. 7 应用和实施
    1. 7.1 电源相关建议
    2. 7.2 布局
      1. 7.2.1 布局指南
      2. 7.2.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持（模拟）
      1. 8.1.1 相关链接
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

7.2.1 布局指南

当使用多位逻辑器件时，输入不得悬空。在许多情况下，数字逻辑器件的功能或部分功能未被使用。举两个例子：仅使用三输入与门的 2 个输入，或仅使用 4 个缓冲门中的 3 个。此类输入引脚不得悬空，因为外部连接处的未定义电压会导致未定义的运行状态。

布局图指定了在所有情况下都必须遵守的规则。数字逻辑器件的所有未使用输入必须连接至一个高或低偏置以防止悬空。必须应用于任何特定未使用输入的逻辑电平取决于器件的功能。通常，它们会连接到 GND 或 VCC，具体取决于哪种更合理或更方便。