ZHCSWA1E August   2003  – August 2024 SN74LVC74A-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 说明
  4. 3 引脚配置和功能
  5. 4 规格
    1. 4.1 绝对最大额定值
    2. 4.2 ESD 等级
    3. 4.3 建议运行条件
    4. 4.4 热性能信息
    5. 4.5 电气特性
    6. 4.6 时序要求
    7. 4.7 开关特性
    8. 4.8 工作特性
  6. 5 参数测量信息
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 器件功能模式
  8. 7 应用和实施
    1. 7.1 电源相关建议
    2. 7.2 布局
      1. 7.2.1 布局指南
      2. 7.2.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持（模拟）
      1. 8.1.1 相关链接
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

3 引脚配置和功能

SN74LVC74A-Q1 D 或 PW 封装，14 引脚 SOIC 或 TSSOP（顶视图）图 3-1 D 或 PW 封装，14 引脚 SOIC 或 TSSOP（顶视图）
SN74LVC74A-Q1 BQA 封装14 引脚 WQFN（带有外露散热焊盘）（顶视图）图 3-2 BQA 封装14 引脚 WQFN（带有外露散热焊盘）（顶视图）
表 3-1 引脚功能
引脚 I/O(1) 说明
名称 SOIC、TSSOP、VQFN
1CLK 3 I 通道 1 时钟输入
1 CLR 1 I 通道 1 清零输入。拉低可将 Q 输出设置为低电平。
1D 2 I 通道 1 数据输入
1 PRE 4 I 通道 1 预设输入。拉低可将 Q 输出设置为高电平。
1Q 5 O 通道 1 输出
1 Q 6 O 通道 1 反相输出
2CLK 11 I 通道 2 时钟输入
2 CLR 13 I 通道 2 清零输入。拉低可将 Q 输出设置为低电平。
2D 12 I 通道 2 数据输入
2 PRE 10 I 通道 2 预设输入。拉低可将 Q 输出设置为高电平。
2Q 9 O 通道 2 输出
2 Q 8 O 通道 2 反相输出
GND 7 — 接地
NC — — 无连接
VCC 14 — 电源
散热焊盘 — 将 GND 引脚连接到裸露的散热焊盘以确保正确操作。使用多个过孔将散热焊盘连接到任何内部 PCB 接地平面，以获得良好的热性能。
(1) I = 输入、O = 输出、P = 电源、FB = 反馈、GND = 接地、N/A = 不适用