ZHCSU91A December   2023  – September 2024 LMX1214

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
      1. 6.1.1 分频器范围
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 上电复位
      2. 6.3.2 温度传感器
      3. 6.3.3 时钟输出
        1. 6.3.3.1 时钟输出缓冲器
        2. 6.3.3.2 时钟多路复用器
        3. 6.3.3.3 时钟分频器
      4. 6.3.4 AUXCLK 输出
        1. 6.3.4.1 AUXCLKOUT 输出格式
        2. 6.3.4.2 AUXCLK_DIV_PRE 和 AUXCLK_DIV 分频器
      5. 6.3.5 SYNC 输入引脚
        1. 6.3.5.1 SYNC 引脚共模电压
        2. 6.3.5.2 窗口化特性
    4. 6.4 器件功能模式配置
      1. 6.4.1 引脚模式控制
  8. 7 寄存器映射
    1. 7.1 器件寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 SYNC 输入配置
      2. 8.1.2 处理未使用的引脚
      3. 8.1.3 电流消耗
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线图
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件支持
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 卷带包装信息

4 引脚配置和功能



图 4-1 RHA0040C 封装40 引脚 VQFN顶视图
表 4-1 引脚功能
编号 名称 类型(1) 说明
1 MUXOUT O SPI 回读输出 (SDO)。
2 SYNC_P I 差分同步输入。内部 100Ω 差分端接通过一个 10pf 电容器交流耦合至 GND。支持交流和直流耦合，可直接接受 1.2V 至 2V 的共模电压。
3 SYNC_N
4 VCC_CLKIN PWR 连接到 2.5V 电源。建议在引脚附近安装一个并联射频宽带电容器（通常为 0.1µF 或更小），与较大的电容器（通常为 1µF 和 10µF）并联。大电容器可放置在离引脚稍远的位置。
5 GND GND 将这些引脚接地。
6 CLKIN_P I 差分基准输入时钟。内部 100Ω 差分端接。使用与输入频率相适应的电容器（通常为 0.1µF 或更小）进行交流耦合。如果使用单端，则通过交流耦合接地的 50Ω 电阻来端接未使用引脚。
7 CLKIN_N
8 SCK I SPI 时钟。高阻抗 CMOS 输入。接受高达 3.3V。
9 SDI I SPI 数据输入。高阻抗 CMOS 输入。接受高达 3.3V。
10 CS# I SPI 芯片选择。高阻抗 CMOS 输入。接受高达 3.3V。
11 NC — 未连接
12 VCC01 PWR 连接到 2.5V 电源。建议在引脚附近安装一个并联射频宽带电容器（通常为 0.1µF 或更小），与较大的电容器（通常为 1µF 和 10µF）并联。大电容器可放置在离引脚稍远的位置。
13 GND GND 将该引脚接地
14 CLKOUT0_N O 差分时钟输出对。每个引脚都是一个集电极开路输出，内部集成了 50Ω 电阻，输出摆幅可编程。需要交流耦合。
15 CLKOUT0_P
16 VCC01 PWR 连接到 2.5V 电源。建议在引脚附近安装一个并联射频宽带电容器（通常为 0.1µF 或更小），与较大的电容器（通常为 1µF 和 10µF）并联。大电容器可放置在离引脚稍远的位置。
17 GND GND 将该引脚接地
18 CLKOUT1_N O 差分时钟输出对。每个引脚都是一个集电极开路输出，内部集成了 50Ω 电阻，输出摆幅可编程。需要交流耦合。
19 CLKOUT1_P
20 GND GND 将该引脚接地
21 CLK0_EN I CLKOUT0 输出使能引脚
22 CLK1_EN I CLKOUT1 输出使能引脚
23 DIVSEL1 I 主时钟输出分频器值 2、3 和 4 选择控制引脚
24 DIVSEL0
25 VCC_AUXCLK PWR 连接到 2.5V 电源。建议在引脚附近安装一个并联射频宽带电容器（通常为 0.1µF 或更小），与较大的电容器（通常为 1µF 和 10µF）并联。大电容器可放置在离引脚稍远的位置。
26 GND GND 将该引脚接地
27 AUXCLKOUT_N O 差分时钟输出对。可选 CML 或 LVDS 格式。可编程共模电压。
28 AUXCLKOUT_P
29 MUXSEL I 时钟输出旁路或分频器路径多路复用器选择
30 CLK23_EN I CLKOUT2 和 CLKOUT3 输出使能引脚
31 GND GND 将该引脚接地
32 CLKOUT2_N O 差分时钟输出对。每个引脚都是一个集电极开路输出，内部集成了 50Ω 电阻，输出摆幅可编程。需要交流耦合。
33 CLKOUT2_P
34 GND GND 将该引脚接地
35 VCC23 PWR 连接到 2.5V 电源。建议在引脚附近安装一个并联射频宽带电容器（通常为 0.1µF 或更小），与较大的电容器（通常为 1µF 和 10µF）并联。大电容器可放置在离引脚稍远的位置。
36 CLKOUT3_N O 差分时钟输出对。每个引脚都是一个集电极开路输出，内部集成了 50Ω 电阻，输出摆幅可编程。需要交流耦合。
37 CLKOUT3_P
38 GND GND 将该引脚接地
39 VCC23 PWR 连接到 2.5V 电源。建议在引脚附近安装一个并联射频宽带电容器（通常为 0.1µF 或更小），与较大的电容器（通常为 1µF 和 10µF）并联。大电容器可放置在离引脚稍远的位置。
40 NC — 未连接
GND DAP GND 将该引脚接地
(1) I = 输入；O = 输出；GND = 地；PWR = 电源