ZHCSST2 November   2024 LMG2640

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 典型特性
  7. 6 参数测量信息
    1. 6.1 GaN 功率 FET 开关参数
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  GaN 功率 FET 开关能力
      2. 7.3.2  电流检测仿真
      3. 7.3.3  自举二极管功能
      4. 7.3.4  输入控制引脚（EN、INL、INH）
      5. 7.3.5  INL - INH 互锁
      6. 7.3.6  AUX 电源引脚
        1. 7.3.6.1 AUX 上电复位
        2. 7.3.6.2 AUX 欠压锁定 (UVLO)
      7. 7.3.7  BST 电源引脚
        1. 7.3.7.1 BST 上电复位
        2. 7.3.7.2 BST 欠压锁定 (UVLO)
      8. 7.3.8  过流保护
      9. 7.3.9  过热保护
      10. 7.3.10 故障报告
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
        1. 8.4.1.1 焊点应力消除
        2. 8.4.1.2 信号接地连接
        3. 8.4.1.3 CS 引脚信号
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

5.1 绝对最大额定值

除非另有说明：电压以 AGND 为基准(1)
最小值 最大值 单位
VDS(ls) 低侧漏源（SW 至 SL）电压，FET 关断 650 V
VDS(surge)(ls) 低侧漏源（SW 至 SL）电压，浪涌条件，FET 关断(2) 720 V
VDS(tr)(surge)(ls) 低侧漏源（SW 至 SL）瞬态振铃峰值电压，浪涌条件，FET 关断(2) 800 V
VDS(hs) 高侧漏源（DH 至 SW）电压，FET 关断 650 V
VDS(surge)(hs) 高侧漏源（DH 至 SW）电压，浪涌条件，FET 关断(2) 720 V
VDS(tr)(surge)(hs) 高侧漏源（DH 至 SW）瞬态振铃峰值电压，浪涌条件，FET 关断(2) 800 V
引脚电压 AUX -0.3 30 V
EN、INL、INH、FLT -0.3 VAUX + 0.3 V
CS -0.3 5.5 V
RDRVL -0.3 4 V
引脚电压至 SW BST -0.3 30 V
RDRVH -0.3 4 V
ID(cnts)(ls) 低侧漏极（SW 至 SL）连续电流，FET 导通 -10 受内部限制 A
IS(cnts)(ls) 低侧源极（SL 至 SW）连续电流，FET 关断 10 A
ID(cnts)(hs) 高侧漏极（DH 至 SW）连续电流，FET 导通 -10 受内部限制 A
IS(cnts)(hs) 高侧源极（SW 至 DH）连续电流，FET 关断 10 A
正灌电流 CS 10 mA
FLT（置为有效时） 受内部限制 mA
TJ 工作结温 -40 150 °C
Tstg 贮存温度 -65 150 °C
(1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
(2) 有关 GaN 功率 FET 开关能力的更多信息，请参阅节 7.3.1。