ZHCSQT2B March   2024  – November 2024 ADS127L14 , ADS127L18

PRODMIX  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 时序图
    9. 5.9 典型特性
  7. 6 参数测量信息
    1. 6.1  失调电压误差测量
    2. 6.2  温漂测量
    3. 6.3  增益误差测量
    4. 6.4  增益漂移测量
    5. 6.5  NMRR 测量
    6. 6.6  CMRR 测量
    7. 6.7  PSRR 测量
    8. 6.8  SNR 测量
    9. 6.9  INL 误差测量
    10. 6.10 THD 测量
    11. 6.11 IMD 测量
    12. 6.12 SFDR 测量
    13. 6.13 噪声性能
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入（AINP、AINN）
        1. 7.3.1.1 输入范围
      2. 7.3.2 基准电压（REFP、REFN）
        1. 7.3.2.1 基准电压范围
      3. 7.3.3 时钟运行
        1. 7.3.3.1 时钟分频器
        2. 7.3.3.2 内部振荡器
        3. 7.3.3.3 外部时钟
      4. 7.3.4 上电复位 (POR)
      5. 7.3.5 VCM 输出电压
      6. 7.3.6 GPIO
      7. 7.3.7 调制器
      8. 7.3.8 数字滤波器
        1. 7.3.8.1 宽带滤波器
        2. 7.3.8.2 低延迟滤波器 (Sinc)
          1. 7.3.8.2.1 Sinc4 滤波器
          2. 7.3.8.2.2 Sinc4 + Sinc1 级联滤波器
          3. 7.3.8.2.3 Sinc3 滤波器
          4. 7.3.8.2.4 Sinc3 + Sinc1 滤波器
    4. 7.4 器件功能模式
      1. 7.4.1  复位
        1. 7.4.1.1 RESET 引脚
        2. 7.4.1.2 通过 SPI 寄存器进行复位
        3. 7.4.1.3 通过 SPI 输入模式进行复位
      2. 7.4.2  空闲和待机模式
      3. 7.4.3  断电
      4. 7.4.4  速度模式
      5. 7.4.5  同步
        1. 7.4.5.1 同步控制模式
        2. 7.4.5.2 启动/停止控制模式
      6. 7.4.6  转换开始延迟时间
      7. 7.4.7  校准
        1. 7.4.7.1 偏移校准寄存器
        2. 7.4.7.2 增益校准寄存器
        3. 7.4.7.3 校准过程
      8. 7.4.8  数据平均
      9. 7.4.9  诊断
        1. 7.4.9.1 ERROR 引脚和 ERR_FLAG 位
        2. 7.4.9.2 SPI CRC
        3. 7.4.9.3 寄存器映射 CRC
        4. 7.4.9.4 ADC 误差
        5. 7.4.9.5 SPI 地址范围
        6. 7.4.9.6 SCLK 计数器
        7. 7.4.9.7 时钟计数器
        8. 7.4.9.8 帧同步 CRC
        9. 7.4.9.9 自检
      10. 7.4.10 帧同步数据端口
        1. 7.4.10.1  数据包
        2. 7.4.10.2  数据格式
        3. 7.4.10.3  STATUS_DP 标头字节
        4. 7.4.10.4  FSYNC 引脚
        5. 7.4.10.5  DCLK 引脚
        6. 7.4.10.6  DOUTx 引脚
        7. 7.4.10.7  DINx 引脚
        8. 7.4.10.8  时分多路复用
        9. 7.4.10.9  菊花链
        10. 7.4.10.10 DOUTx 时序
    5. 7.5 编程
      1. 7.5.1 硬件编程
      2. 7.5.2 SPI 编程
        1. 7.5.2.1 片选 (CS)
        2. 7.5.2.2 串行时钟 (SCLK)
        3. 7.5.2.3 串行数据输入 (SDI)
        4. 7.5.2.4 串行数据输出 (SDO)
      3. 7.5.3 SPI 帧
      4. 7.5.4 命令
        1. 7.5.4.1 写入寄存器命令
        2. 7.5.4.2 读取寄存器命令
      5. 7.5.5 SPI 菊花链
  9. 8 寄存器映射
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 输入驱动器
      2. 9.1.2 抗混叠滤波器
      3. 9.1.3 基准电压
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 AVDD1 和 AVSS
      2. 9.3.2 AVDD2
      3. 9.3.3 IOVDD
      4. 9.3.4 CAPA 和 CAPD
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 机械数据

7.3.3.3 外部时钟

ADC 支持外部时钟运行。要在 SPI 编程模式下选择外部时钟运行，请将 CLK_SEL 位设置为 1 并将时钟信号应用于 CLKIN 引脚。在硬件编程模式下，只能使用外部时钟运行。

如果需要，可以在标称额定频率的基础上降低时钟频率，从而产生介于可用 OSR 值之间的特定数据速率。这样做时，降低后的数据速率下的转换噪声与原始频率相同。只有增加数字滤波器 OSR 值或改变速度或滤波器模式，才能降低转换噪声。

时钟抖动会导致调制器采样的时序变化，从而导致 SNR 性能下降。低抖动时钟对于满足数据表 SNR 性能至关重要。例如，当信号频率为 200kHz 时，需要抖动小于 10ps (rms) 的外部时钟。对于较低的信号频率，信号频率每降低一个数量级，时钟抖动就会放宽 –20dB。例如，当 fIN = 20kHz 时，抖动为 100ps 的时钟是可以接受的。许多类型的 RC 振荡器会表现出高水平的抖动，但在交流信号测量中需要避免这些抖动。请改用晶体振荡器或集成电路时钟源。避免时钟输入端出现振铃。放置在时钟缓冲器输出端的串联电阻器有助于减少振铃。