• Menu
  • Product
  • Email
  • PDF
  • Order now

  • AWR2943/AWR2944 单芯片 76GHz 至 81GHz FMCW 雷达传感器

    • ZHCSP99D November   2021  – September 2024 AWR2944

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • AWR2943/AWR2944 单芯片 76GHz 至 81GHz FMCW 雷达传感器
  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
    1. 4.1 相关产品
  6. 5 引脚配置和功能
    1. 5.1 引脚图
    2. 5.2 引脚属性
    3. 5.3 信号说明 - 数字
    4. 5.4 信号说明 — 模拟
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  上电小时数 (POH)
    4. 6.4  建议运行条件
    5. 6.5  一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 6.5.1 建议的 OTP eFuse 编程操作条件
      2. 6.5.2 硬件要求
      3. 6.5.3 对硬件保修的影响
    6. 6.6  电源规格
    7. 6.7  功耗摘要
    8. 6.8  射频规格
    9. 6.9  热阻特性
    10. 6.10 电源时序和复位时序
    11. 6.11 输入时钟和振荡器
      1. 6.11.1 时钟规格
    12. 6.12 外设信息
      1. 6.12.1  QSPI 闪存存储器外设
        1. 6.12.1.1 QSPI 时序条件
        2. 6.12.1.2 QSPI 时序要求 #GUID-CD30070D-F132-4A2C-92CD-5AA96AE70B94/GUID-97D19708-D87E-443B-9ADF-1760CFEF6F4C #GUID-CD30070D-F132-4A2C-92CD-5AA96AE70B94/GUID-0A61EEC9-2B95-4C27-B219-18D27C8F9430
        3. 6.12.1.3 QSPI 开关特性 #GUID-20B35D26-AFE6-451C-B9E9-B3F2FA08097C/T4362547-64 #GUID-20B35D26-AFE6-451C-B9E9-B3F2FA08097C/T4362547-65
      2. 6.12.2  多缓冲/标准串行外设接口 (MibSPI)
        1. 6.12.2.1 MibSPI 外设说明
        2. 6.12.2.2 MibSPI 发送和接收 RAM 组织结构
          1. 6.12.2.2.1 SPI 时序条件
          2. 6.12.2.2.2 SPI 控制器模式开关参数（时钟相位 = 0、SPICLK = 输出、SPISIMO = 输出和 SPISOMI = 输入） #GUID-20BA2ACF-4FC2-43F6-960F-1A4CA56E65A6/T4362547-236 #GUID-20BA2ACF-4FC2-43F6-960F-1A4CA56E65A6/T4362547-237 #GUID-20BA2ACF-4FC2-43F6-960F-1A4CA56E65A6/T4362547-238
          3. 6.12.2.2.3 SPI 控制器模式开关参数（时钟相位 = 1、SPICLK = 输出、SPISIMO = 输出和 SPISOMI = 输入） #GUID-517E5284-3345-461F-B07F-EB95741B1272/T4362547-244 #GUID-517E5284-3345-461F-B07F-EB95741B1272/T4362547-245 #GUID-517E5284-3345-461F-B07F-EB95741B1272/T4362547-246
        3. 6.12.2.3 SPI 外设模式 I/O 时序
          1. 6.12.2.3.1 SPI 外设模式开关参数（SPICLK = 输入、SPISIMO = 输入和 SPISOMI = 输出） #GUID-5C88F9F6-787B-49E2-984F-02158AB0C326/T4362547-70 #GUID-5C88F9F6-787B-49E2-984F-02158AB0C326/T4362547-71 #GUID-5C88F9F6-787B-49E2-984F-02158AB0C326/T4362547-73
      3. 6.12.3  以太网交换机 (RGMII/RMII/MII) 外设
        1. 6.12.3.1  RGMII 时序条件
        2. 6.12.3.2  RGMII 发送时钟开关特性
        3. 6.12.3.3  RGMII 发送数据和控制开关特性
        4. 6.12.3.4  RGMII 接收时钟时序要求
        5. 6.12.3.5  RGMII 接收数据和控制时序要求
        6. 6.12.3.6  RMII 发送时钟开关特性
        7. 6.12.3.7  RMII 发送数据和控制开关特性
        8. 6.12.3.8  RMII 接收时钟时序要求
        9. 6.12.3.9  RMII 接收数据和控制时序要求
        10. 6.12.3.10 MII 发送开关特性
        11. 6.12.3.11 MII 接收时钟时序要求
        12. 6.12.3.12 MII 接收时序要求
        13. 6.12.3.13 MII 发送时钟时序要求
        14. 6.12.3.14 MDIO 接口时序
      4. 6.12.4  LVDS/Aurora 仪表和测量外设
        1. 6.12.4.1 LVDS 接口配置
        2. 6.12.4.2 LVDS 接口时序
      5. 6.12.5  UART 外设
        1. 6.12.5.1 SCI 时序要求
      6. 6.12.6  内部集成电路接口 (I2C)
        1. 6.12.6.1 I2C 时序要求 #GUID-437677C7-D935-4733-A64D-553EFECA73F7/T4362547-185
      7. 6.12.7  控制器局域网 - 灵活数据速率 (CAN-FD)
        1. 6.12.7.1 CAN-FD TX 和 RX 引脚的动态特性
      8. 6.12.8  CSI2 接收器外设
        1. 6.12.8.1 CSI2 开关特性
      9. 6.12.9  增强型脉宽调制器 (ePWM)
      10. 6.12.10 通用输入/输出
        1. 6.12.10.1 输出时序的开关特性与负载电容 (CL) 间的关系 #GUID-46919170-3C9C-440C-879B-A7700B77517D/T4362547-45 #GUID-46919170-3C9C-440C-879B-A7700B77517D/T4362547-50
    13. 6.13 仿真和调试
      1. 6.13.1 仿真和调试说明
      2. 6.13.2 JTAG 接口
        1. 6.13.2.1 IEEE 1149.1 JTAG 的时序要求
        2. 6.13.2.2 IEEE 1149.1 JTAG 的开关特性
      3. 6.13.3 ETM 跟踪接口
        1. 6.13.3.1 ETM TRACE 时序要求
        2. 6.13.3.2 ETM 跟踪开关特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 子系统
      1. 7.3.1 射频 (RF) 和模拟子系统
        1. 7.3.1.1 射频时钟子系统
        2. 7.3.1.2 发送子系统
        3. 7.3.1.3 接收子系统
      2. 7.3.2 处理器子系统
      3. 7.3.3 汽车接口
    4. 7.4 其他子系统
      1. 7.4.1 硬件加速器子系统
      2. 7.4.2 安全性 – 硬件安全模块
      3. 7.4.3 用于用户应用的 ADC 通道（服务）
  9. 8 监控和诊断
    1. 8.1 监测和诊断机制
  10. 9 应用、实施和布局
    1. 9.1 应用信息
    2. 9.2 短距离和中距离雷达
    3. 9.3 参考原理图
  11. 10器件和文档支持
    1. 10.1 器件支持
    2. 10.2 器件命名规则
    3. 10.3 工具与软件
    4. 10.4 文档支持
    5. 10.5 支持资源
    6. 10.6 商标
    7. 10.7 接收文档更新通知
    8. 10.8 静电放电警告
    9. 10.9 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
  14. 重要声明
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

Data Sheet

AWR2943/AWR2944 单芯片 76GHz 至 81GHz FMCW 雷达传感器

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

下载最新的英语版本

1 特性

  • FMCW 收发器
    • 集成 PLL、发送器、接收器、基带和 ADC
    • 76GHz 至 81GHz 的覆盖范围，具有超过 4GHz 的连续带宽
    • PCB 到天线接口有 4 个接收通道和 3–4 个发送通道（AWR2943 具有 3 个通道，AWR2944 具有 4 个通道）
    • 每发送通道一个移相器
    • 基于分数 N PLL 的超精确线性调频脉冲引擎
    • TX 功率
      • 13.5dBm
    • RX 噪声系数
      • 12dBm
    • 1MHz 时的相位噪声
      • -96dBc/Hz（76GHz 至 77GHz）
      • -95dBc/Hz（76GHz 至 81GHz）

  • 内置校准和自检

    • 内置固件 (ROM)
    • 针对工艺和温度进行自校准的系统
  • 处理元件
    • Arm® Cortex-R5F® 内核（支持锁步操作）@300MHz
    • TI 数字信号处理器 C66x @360MHz (AWR2944/AWR2943)
    • 用于 FFT、对数幅度、存储器压缩等运算的 TI 雷达硬件加速器 (HWA2.1)。
    • 用于数据移动的多个 EDMA 实例
  • 主机接口
    • 2 个 CAN-FD
    • 10/100Mbps RGMII/RMII/MII 以太网 (AWR2944/AWR2943)
  • 支持串行闪存接口（从 QSPI 闪存加载用户应用）
  • 为用户应用提供的其他接口
    • 多达 9 个 ADC 通道
    • 2 个 SPI
    • 4 个 UART
    • I2C
    • GPIO
    • 3 个 EPWM
    • 用于原始 ADC 数据和调试仪表的四通道 Aurora LVDS 接口 (AWR2944/AWR2943)
    • CSI2 Rx 接口可回放捕获的数据 (AWR2944/AWR2943)
  • 片上 RAM
    • 3.5MB 至 4MB（AWR2944LC 具有 3MB，AWR2943 具有 3.5MB，而 AWR2944 具有 4MB）
    • 存储器空间在 DSP、MCU 和共享 L3 之间分配
  • 器件安全（在部分器件型号上）
    • 可编程的嵌入式硬件安全模块 (HSM)
    • 支持经过身份验证和加密的安全引导
    • 客户可编程根密钥、对称密钥（256 位）、具有密钥撤销功能的非对称密钥（最高 RSA-4K 或 ECC-512）
    • 加密硬件加速器：带 ECC 的 PKA、AES（最高 256 位）、SHA（最高 512 位）、TRNG/DRGB
  • 以功能安全合规型为目标
    • 专为功能安全应用开发
    • 将提供相关文档来协助进行符合 ISO 26262 标准的功能安全系统设计
    • 以硬件完整性高达 ASIL B 级为目标
  • 符合 AEC-Q100 标准
  • 高级特性
    • 嵌入式自监控，无需使用外部处理器
    • 嵌入式干扰检测功能
  • 电源管理
    • 内置 LDO 网络，可增强 PSRR
    • LVCMOS IO 支持 3.3V 和 1.8V 双电压
  • 时钟源
    • 具有内部振荡器的 40MHz 晶体
    • 支持频率为 40MHz 的外部振荡器
    • 支持外部驱动、频率为 40MHz 的时钟（方波/正弦波）
  • 有效的电源管理
    • 使用建议的 LP87745-Q1 电源管理 IC (PMIC)
      • 专为满足器件电源要求而设计的配套 PMIC
      • 灵活的映射和出厂编程配置，支持多种不同的用例
  • 成本更低的硬件设计
    • 0.65mm 间距、12mm × 12mm 覆晶 BGA 封装，可实现轻松组装和低成本 PCB 设计
    • 小解决方案尺寸
  • 支持汽车运行温度范围
    • 工作结温范围：–40°C 至 140°C

2 应用

  • 车道变换辅助
  • 盲点检测
  • 自动紧急刹车
  • 自适应巡航控制
  • 侧向来车警示
AWR2943 AWR2944 AWR2944LC 适用于汽车应用的自主雷达传感器 图 2-1 适用于汽车应用的自主雷达传感器

3 说明

AWR294x 是一款单芯片毫米波传感器，由能够在 76GHz 至 81GHz 频段内工作的 FMCW 收发器、雷达数据处理元件和车载网络外围器件构成。AWR294x 采用 TI 的低功耗 45nm RFCMOS 工艺制造，能够在小型封装中以超低 BOM 数量实现出色的集成度。AWR294x 器件设计用于汽车领域中的低功耗、自监控、超精确雷达系统。

TI 的低功耗 45nm RFCMOS 工艺可实现具有集成 PLL、VCO、混频器和基带 ADC 的单片实施 3-4 TX、4 RX 系统。DSP 子系统 (DSS) 中集成了 TI 的高性能 C66x DSP，可用于处理雷达信号。该器件包含一个无线电处理器子系统 (RSS)，该子系统负责雷达前端配置、控制和校准。在主要子系统 (MSS) 中，该器件实现了一个用户可编程的 Arm Cortex-R5F 处理器，允许自定义控制和汽车接口应用。硬件加速器块 (HWA 2.1) 通过卸载通用雷达处理（例如 FFT、恒定误报率 (CFAR)、扩展和压缩）来对 DSS 和 MSS 进行补充。这会节省 DSS 和 MSS 上的 MIPS，为自定义应用和更高级别的算法腾出了资源。

器件中还提供了硬件安全模块 (HSM)（仅适用于安全器件型号）。HSM 由可编程 Arm Cortex-M4 内核和必要的基础设施组成，用于在器件内提供安全的操作区域。

简单编程模型更改可支持各种传感器实施（近距离、中距离和远距离），并且能够进行动态重新配置，从而实现多模式传感器。

此外，AWR294x 作为完整的平台解决方案进行提供，其中包括 TI 硬件和软件参考设计、软件驱动程序、示例配置、API 指南以及用户文档。

器件信息
器件型号 封装(1) 本体尺寸（标称值） 器件型号
AWR2943ABGALTQ1 ALT（FCBGA，266） 12mm × 12mm AWR2943
AWR2943ABGALTRQ1 ALT（FCBGA，266） 12mm × 12mm AWR2943
AWR2943ABSALTRQ1 ALT（FCBGA，266） 12mm × 12mm AWR2943
AWR2944ABGALTQ1 ALT（FCBGA，266） 12mm × 12mm AWR2944
AWR2944ABGALTRQ1 ALT（FCBGA，266） 12mm × 12mm AWR2944
AWR2944ABSALTQ1 ALT（FCBGA，266） 12mm × 12mm AWR2944
AWR2944ABSALTRQ1 ALT（FCBGA，266） 12mm × 12mm AWR2944
AWR2944ALBGALTRQ1 ALT（FCBGA，266） 12mm × 12mm AWR2944LC
AWR2944ALBSALTRQ1 ALT（FCBGA，266） 12mm × 12mm AWR2944LC
AWR2944ALBGALTQ1 ALT（FCBGA，266） 12mm × 12mm AWR2944LC
(1) 有关更多信息，请参阅节 12机械、封装和可订购信息。

3.1 功能方框图

图 3-1 展示了器件的功能方框图。

AWR2943 AWR2944 AWR2944LC 功能方框图 图 3-1 功能方框图
可配置存储器可以根据应用使用案例需求从雷达数据存储器切换到主 Cortex-R5F 程序和数据 RAM。

B. 此特性仅在部分器件型号中可用，如节 3“器件信息”表中的“器件类型标识符”所示。

4 器件比较

表 4-1 器件特性比较
功能 AWR2943 AWR2944 AWR2944LC AWR2243 AWR1843
接收器数量 4 4 4 4 4
发送器数量 3 4 4 3(1) 3(1)
片上存储器 3.5MB 4MB 3MB — 2MB
最大 I/F（中频）(MHz) 15 15 15 20 10
最大实数/复数 2x 采样率 (Msps) 37.5 (2) 37.5 (2) 37.5 (2) 45 25
最大复数 1x 采样率 (Msps) —(2) —(2) —(2) 22.5 12.5
安全与安防(3)
器件安全性(4) 是 是 是 — 是
符合 AEC-Q100 标准 是 是 是 是 是
处理器
MCU (RxF) 是(5) 是(5) 是(5) — 是
DSP (C6xx) 是(6) 是(6) — — 是
硬件加速器 是(7) 是(7) 是(7) — 是
硬件安全模块 (HSM) (8) 是 是 是 — —
安全加速器 (8) 是 是 是 — 是
外设
串行外设接口 (SPI) 端口 2 2 2 1 2
四线串行外设接口 (QSPI) 是 是 是 — 是
LVDS/调试 是 是 是 是 是
Aurora LVDS 是 是 — — —
以太网接口 是 是 — — —
内部集成电路 (I2C) 接口 1 1 1 1 1
控制器局域网 (DCAN) 接口 — — — — 是
CAN FD 2 2 2 — 1
布线 是 是 是 — 是
ePWM 是 是 是 — 是
DMM 接口 是 是 是 — 是
GPADC 是(9) 是(9) 是(9) 是 是
CSI2 TX — — — 是 —
CSI2 RX (10) 是 是 — — —
级联（20GHz 同步） — — — 是 —
JTAG 是 是 是 — 是
每个线性调频脉冲可配置 Tx 移相器 是 是 是 是 是
产品状态(11) 产品预发布 (PP)、
预告信息 (AI)
或量产数据 (PD)		 PD PD PD PD PD
(1) 仅在 1V LDO 旁路和 PA LDO 禁用模式下，在 AWR1843 和 AWR2243 中支持 3 Tx 同时操作。在这种模式下，需要将 1V 电源连接到 VOUT PA 引脚。更多信息，请参阅各自的数据表。
(2) AWR294x 支持仅实数接收器。
(3) AWR294x 器件专为功能安全应用而开发，旨在支持高达 ASIL-B 的硬件完整性。有关其他器件，请参阅相应的数据表。
(4) 器件安全特性（包括安全启动和客户可编程密钥）适用于如节 3的“器件信息”表中的器件类型标识符所示的部分器件型号变体。
(5) 在 AWR294x 中，主子系统处理内核从 AWR1843 中的 ARM CR4F 更改为 ARM CR5F。
(6) AWR294x 中的 DSP 处理内核从 AWR1843 中的 C67x 升级到 C66x。
(7) 与 AWR1843 相比，AWR294x 中的硬件加速器已升级到 HWA2.1，并具有额外的特性。AWR2944LC 在 HWA 中配备 M4 内核
(8) 仅适用于 AWR294x 安全器件型号
(9) AWR294x 具有一个用于外部电压监控的专用 GPADC。
(10) AWR294x 支持基于 CSI2 Rx 的回放功能。
(11) 产品数据信息为发布时的信息。产品符合按照德州仪器 (TI) 标准保修证书条款所制定的规范。生产流程不一定包含对所有参数的测试。
“预告信息”涉及开发的抽样或预量产阶段的新产品。特性数据和其它性能会在未提前通知的情况下发生改变。

4.1 相关产品

有关该系列产品或相关产品中的其他器件的信息，请参阅以下链接。

5 引脚配置和功能

5.1 引脚图

图 5-1 显示了 12mm x 12mm FCBGA 封装的引脚位置。图 5-2、图 5-3、图 5-4 和图 5-5 显示了相同的引脚，但分为四个象限。

AWR2943 AWR2944 AWR2944LC 引脚图图 5-1 引脚图
AWR2943 AWR2944 AWR2944LC 左上象限图 5-2 左上象限
AWR2943 AWR2944 AWR2944LC 右上象限图 5-3 右上象限
AWR2943 AWR2944 AWR2944LC 左下象限图 5-4 左下象限
AWR2943 AWR2944 AWR2944LC 右下象限图 5-5 右下象限

5.2 引脚属性

焊球编号(1) 焊盘名称(9) 焊球名称(2) 信号名称(3) 模式 (4)、(8) 类型(5) 焊球复位状态 (6) 上拉/下拉类型 (7)
V16 PAD_AA MSS_MIBSPIB_CS1 MSS_GPIO_12 0 IO 输出已禁用 下拉
MSS_MIBSPIA_HOSTIRQ 1 O
ADC_VALID 2 O
MSS_MIBSPIB_CS1 6 IO
B15 PAD_AB MSS_GPIO_0 MSS_GPIO_13 0 IO 输出已禁用 下拉
MSS_GPIO_0 1 IO
PMIC_CLKOUT 2 O
MSS_EPWM_TZ2 3 I
MSS_EPWMA1 10 O
MSS_EPWMB0 11 O
A16 PAD_AC MSS_GPIO_1 MSS_GPIO_16 0 IO 输出已禁用 下拉
MSS_GPIO_1 1 IO
SYNC_OUT 2 O
MSS_EPWM_TZ1 3 I
BSS_UARTA_TX 7 O
READY_INT 8 O
LVDS_VALID 9 O
DMM_MUX_IN 12 I
MSS_MIBSPIB_CS1 13 IO
MSS_MIBSPIB_CS2 14 IO
MSS_EPWMA_SYNCI 15 I
V12 PAD_AH MSS_MIBSPIB_MOSI MSS_GPIO_21 0 IO 输出已禁用 上拉
MSS_MIBSPIB_MOSI 1 IO
MSS_I2CA_SDA 2 IO
MSS_EPWMA0 3 O
MSS_MCANB_RX 7 I
U13 PAD_AI MSS_MIBSPIB_MISO MSS_GPIO_22 0 IO 输出已禁用 上拉
MSS_MIBSPIB_MISO 1 IO
MSS_I2CA_SCL 2 IO
MSS_EPWMB0 3 O
DSS_UARTA_TX 6 IO
MSS_MCANB_TX 7 O
T13 PAD_AJ MSS_MIBSPIB_CLK MSS_GPIO_5 0 IO 输出已禁用 上拉
MSS_MIBSPIB_CLK 1 IO
MSS_UARTA_RX 2 IO
MSS_EPWMC0 3 O
MSS_UARTB_TX 6 IO
BSS_UARTA_TX 7 O
MSS_MCANA_RX 8 I
U14 PAD_AK MSS_MIBSPIB_CS0 MSS_GPIO_4 0 IO 输出已禁用 上拉
MSS_MIBSPIB_CS0 1 IO
MSS_UARTA_TX 2 IO
MSS_UARTB_TX 6 IO
BSS_UARTA_TX 7 O
MSS_MCANA_TX 9 O
U11 PAD_AL MSS_QSPI_0 MSS_GPIO_8 0 IO 输出已禁用 下拉
MSS_QSPI_0 1 IO
MSS_MIBSPIB_MISO 2 IO
V11 PAD_AM MSS_QSPI_1 MSS_GPIO_9 0 IO 输出已禁用 下拉
MSS_QSPI_1 1 I
MSS_MIBSPIB_MOSI 2 IO
MSS_MIBSPIB_CS2 8 IO
T11 PAD_AN MSS_QSPI_2 MSS_GPIO_10 0 IO 输出已禁用 上拉
MSS_QSPI_2 1 I
ADC_VALID 2 O
MSS_MCANA_TX 8 O
R12 PAD_AO MSS_QSPI_3 MSS_GPIO_11 0 IO 输出已禁用 上拉
MSS_QSPI_3 1 I
ADC_VALID 2 O
MSS_MCANA_RX 8 I
R10 PAD_AP MSS_QSPI_CLK MSS_GPIO_7 0 IO 输出已禁用 下拉
MSS_QSPI_CLK 1 IO
MSS_MIBSPIB_CLK 2 IO
DSS_UARTA_TX 6 IO
U12 PAD_AQ MSS_QSPI_CS MSS_GPIO_6 0 IO 输出已禁用 上拉
MSS_QSPI_CS 1 O
MSS_MIBSPIB_CS0 2 IO
B12 PAD_AS WARM_RESET WARM_RESET 0 IO 高阻态输入（漏极开路）
C11 PAD_AT NERROR_OUT NERROR_OUT 0 O 高阻态（漏极开路）
C12 PAD_AU TCK MSS_GPIO_17 0 IO 输出已禁用 下拉
TCK 1 I
MSS_UARTB_TX 2 IO
BSS_UARTA_RX 6 I
MSS_MCANA_TX 8 O
C14 PAD_AV TMS MSS_GPIO_18 0 IO 输出已禁用 上拉
TMS 1 IO
BSS_UARTA_TX 2 O
MSS_MCANA_RX 6 I
D13 PAD_AW TDI MSS_GPIO_23 0 IO 输出已禁用 上拉
TDI 1 I
MSS_UARTA_RX 2 IO
DSS_UARTA_RX 7 IO
D15 PAD_AX TDO SOP[0] 上电期间 I 输出启用
MSS_GPIO_24 0 IO
TDO 1 O
MSS_UARTA_TX 2 IO
MSS_UARTB_TX 6 IO
BSS_UARTA_TX 7 O
NDMM_EN 9 O
R15 PAD_AY MCU_CLKOUT MSS_GPIO_25 0 IO 输出已禁用 下拉
MCU_CLKOUT 1 O
TRACE_CLK 2 O
FRAME_START 7 O
READY_INT 8 O
LVDS_VALID 9 O
BSS_UARTA_RX 10 I
MSS_EPWMA0 12 O
DMM_CLK 14 I
OBS_CLKOUT 15 O
G15 PAD_AZ MSS_GPIO_2 MSS_GPIO_26 0 IO 输出已禁用 下拉
MSS_GPIO_2 1 IO
MSS_UARTB_TX 7 IO
MSS_GPIO_2 1 IO
SYNC_OUT 9 O
PMIC_CLKOUT 10 O
CHIRP_START 11 O
CHIRP_END 12 O
FRAME_START 13 O
MSS_EPWM_TZ0 14 I
LVDS_VALID 15 O
T17 PAD_BA PMIC_CLKOUT SOP[2] 上电期间 I 输出已禁用 无上拉/下拉电阻
MSS_GPIO_27 0 IO
PMIC_CLKOUT 1 O
OBS_CLKOUT 2 O
TRACE_CTL 3 O
CHIRP_START 6 O
CHIRP_END 7 O
FRAME_START 8 O
READY_INT 9 O
LVDS_VALID 10 O
MSS_EPWMA1 11 O
MSS_EPWMB0 12 O
DMM_SYNC 13 I
R17 PAD_BB MSS_GPIO_28 MSS_GPIO_28 0 IO 输出已禁用 下拉
SYNC_IN 1 I
ADC_VALID 2 O
MSS_UARTB_RX 6 IO
DMM_MUX_IN 7 I
DSS_UARTA_RX 8 IO
SYNC_OUT 9 O
R14 PAD_BC MSS_MIBSPIB_CS2 SOP[1] 上电期间 I 输出已禁用
MSS_GPIO_29 0 IO
SYNC_OUT 1 O
RCOSC_CLK 2 O
READY_INT 6 O
LVDS_VALID 7 O
DMM_MUX_IN 9 I
MSS_MIBSPIB_CS1 10 IO
MSS_MIBSPIB_CS2 11 IO
MSS_EPWMB0 12 O
MSS_EPWMB1 13 O
F16 PAD_BD MSS_RS232_RX MSS_GPIO_15 0 IO 输出已禁用 上拉
MSS_RS232_RX 1 IO
MSS_UARTA_RX 2 IO
TRACE_CLK 3 O
BSS_UARTA_TX 6 O
MSS_UARTB_RX 7 IO
MSS_MCANA_RX 8 I
MSS_I2CA_SCL 9 IO
MSS_EPWMB0 10 O
MSS_EPWMB1 11 O
MSS_EPWMC0 12 O
E17 PAD_BE MSS_RS232_TX MSS_GPIO_14 0 IO 输出启用 上拉
MSS_RS232_TX 1 IO
TRACE_CTL 2 O
MSS_UARTA_TX 5 IO
MSS_UARTB_TX 6 IO
BSS_UARTA_TX 7 O
READY_INT 8 O
LVDS_VALID 9 O
MSS_MCANA_TX 10 O
MSS_I2CA_SDA 11 IO
MSS_EPWMA0 12 O
MSS_EPWMA1 13 O
NDMM_EN 14 O
MSS_EPWMB0 15 O
U17 PAD_BF MSS_GPIO_31 TRACE_DATA_0 0 O 输出已禁用 下拉
MSS_GPIO_31 1 IO
DMM0 2 I
MSS_UARTA_TX 4 IO
MSS_I2CA_SDA 10 IO
P17 PAD_BG MSS_GPIO_30 TRACE_DATA_1 0 O 输出已禁用 下拉
MSS_GPIO_30 1 IO
DMM1 2 I
MSS_EPWMC_SYNCI 3 I
MSS_UARTA_RX 4 IO
MSS_GPIO_0 6 IO
MSS_I2CA_SCL 10 IO
T18 PAD_BH MSS_GPIO_8 TRACE_DATA_2 0 O 输出已禁用 下拉
MSS_GPIO_29 1 IO
DMM2 2 I
MSS_EPWMB_SYNCI 3 I
MSS_GPIO_1 6 IO
MSS_GPIO_8 7 IO
N15 PAD_BI MSS_GPIO_9 TRACE_DATA_3 0 O 输出已禁用 下拉
MSS_GPIO_28 1 IO
DMM3 2 I
MSS_EPWMC_SYNCO 4 O
MSS_GPIO_2 6 IO
MSS_GPIO_9 7 IO
P16 PAD_BJ MSS_GPIO_3 TRACE_DATA_4 0 O 输出已禁用 下拉
MSS_GPIO_3 1 IO
DMM4 2 I
MSS_EPWMB_SYNCO 4 O
MSS_GPIO_27 6 IO
L15 PAD_BK MSS_GPIO_4 TRACE_DATA_5 0 O 输出已禁用 下拉
MSS_GPIO_4 1 IO
DMM5 2 I
MSS_EPWM_TZ2 4 I
MSS_UARTB_TX 5 IO
MSS_GPIO_26 6 IO
M16 PAD_BL BSS_UARTA_TX TRACE_DATA_6 0 O 输出已禁用 下拉
MSS_GPIO_5 1 IO
DMM6 2 I
MSS_EPWM_TZ1 4 I
BSS_UARTA_TX 5 O
MSS_GPIO_25 6 IO
MSS_GPIO_10 7 IO
J15 PAD_BM MSS_GPIO_11 TRACE_DATA_7 0 O 输出已禁用 下拉
MSS_GPIO_6 1 IO
DMM7 2 I
MSS_EPWM_TZ0 4 I
DSS_UARTA_TX 5 IO
MSS_GPIO_24 6 IO
MSS_GPIO_11 7 IO
D17 PAD_BN MSS_MCANA_TX TRACE_DATA_8 0 O 输出已禁用 下拉
MSS_GPIO_7 1 IO
DMM8 2 I
MSS_MCANA_TX 4 O
MSS_EPWMA_SYNCI 5 I
MSS_GPIO_23 6 IO
D16 PAD_BO MSS_MCANA_RX TRACE_DATA_9 0 O 输出已禁用 下拉
MSS_GPIO_8 1 IO
DMM9 2 I
MSS_MCANA_RX 4 I
MSS_EPWMA_SYNCO 5 O
MSS_GPIO_22 6 IO
E15 PAD_BP MSS_EPWMA0 TRACE_DATA_10 0 O 输出已禁用 下拉
MSS_GPIO_9 1 IO
DMM10 2 I
MSS_EPWMA0 3 O
MSS_EPWMC0 4 O
MSS_GPIO_21 6 IO
C18 PAD_BQ MSS_EPWMA1 TRACE_DATA_11 0 O 输出已禁用 下拉
MSS_GPIO_10 1 IO
DMM11 2 I
MSS_EPWMA1 3 O
MSS_EPWMC1 4 O
MSS_GPIO_20 6 IO
B17 PAD_BR MSS_MCANB_TX TRACE_DATA_12 0 O 输出已禁用 下拉
MSS_GPIO_11 1 IO
DMM12 2 I
MSS_EPWMB0 3 O
MSS_EPWMA0 4 O
MSS_MCANB_TX 5 O
MSS_GPIO_19 6 IO
A17 PAD_BS MSS_MCANB_RX TRACE_DATA_13 0 O 输出已禁用 下拉
MSS_GPIO_12 1 IO
DMM13 2 I
MSS_EPWMB1 3 O
MSS_EPWMA1 4 O
MSS_MCANB_RX 5 I
MSS_GPIO_18 6 IO
C17 PAD_BT MSS_EPWMB0 TRACE_DATA_14 0 O 输出已禁用 下拉
MSS_GPIO_13 1 IO
DMM14 2 I
MSS_EPWMC0 3 O
MSS_EPWMB0 4 O
MSS_GPIO_17 6 IO
U8 PAD_BX MSS_GPIO_17 MSS_GPIO_17 0 IO 输出已禁用 下拉
MSS_MII_COL 1 I
MSS_RMII_REFCLK 2 IO
MSS_EPWMA1 6 O
R8 PAD_BY MSS_I2CA_SDA MSS_GPIO_18 0 IO 输出已禁用 高阻态（漏极开路）
MSS_MII_CRS 1 I
MSS_RMII_CRS_DV 2 I
MSS_I2CA_SDA 3 IO
MSS_EPWMB1 6 O
U9 PAD_BZ MSS_I2CA_SCL MSS_GPIO_19 0 IO 输出已禁用 高阻态（漏极开路）
MSS_MII_RXER 1 I
MSS_RMII_RXER 2 I
MSS_I2CA_SCL 3 IO
MSS_EPWMC1 6 O
R6 PAD_CA MSS_RGMII_TCTL MSS_GPIO_20 0 IO 输出已禁用 下拉
MSS_MII_TXEN 1 O
MSS_RMII_TXEN 2 O
MSS_RGMII_TCTL 3 O
MSS_EPWMA0 6 O
T7 PAD_CB MSS_RGMII_RCTL MSS_GPIO_21 0 IO 输出已禁用
MSS_MII_RXDV 1 I
MSS_RGMII_RCTL 3 I
MSS_RMII_CRS_DV 4 I
MSS_UARTB_RX 5 IO
MSS_EPWMB0 6 O
U4 PAD_CC MSS_RGMII_TD3 MSS_GPIO_22 0 IO 输出已禁用 下拉
MSS_MII_TXD3 1 O
MSS_RGMII_TD3 3 O
MSS_UARTB_TX 5 IO
MSS_EPWMC0 6 O
U6 PAD_CD MSS_RGMII_TD2 MSS_GPIO_23 0 IO 输出已禁用 下拉
MSS_MII_TXD2 1 O
MSS_RGMII_TD2 3 O
U5 PAD_CE MSS_RGMII_TD1 MSS_GPIO_24 0 IO 输出已禁用 下拉
MSS_MII_TXD1 1 O
MSS_RMII_TXD1 2 O
MSS_RGMII_TD1 3 O
U7 PAD_CF MSS_RGMII_TD0 MSS_GPIO_25 0 IO 输出已禁用 下拉
MSS_MII_TXD0 1 O
MSS_RMII_TXD0 2 O
MSS_RGMII_TD0 3 O
V3 PAD_CG MSS_RGMII_TCLK MSS_GPIO_26 0 IO 输出已禁用 下拉
MSS_MII_TXCLK 1 I
MSS_RGMII_TCLK 3 O
T9 PAD_CH MSS_RGMII_RCLK MSS_GPIO_27 0 IO 输出已禁用 下拉
MSS_MII_RXCLK 1 I
MSS_RGMII_RCLK 3 I
MSS_RMII_REFCLK 4 IO
U10 PAD_CI MSS_RGMII_RD3 MSS_GPIO_28 0 IO 输出已禁用
MSS_MII_RXD3 1 I
MSS_RGMII_RD3 3 I
V5 PAD_CJ MSS_RGMII_RD2 MSS_GPIO_29 0 IO 输出已禁用
MSS_MII_RXD2 1 I
MSS_RGMII_RD2 3 I
V4 PAD_CK MSS_RGMII_RD1 MSS_GPIO_30 0 IO 输出已禁用
MSS_MII_RXD1 1 I
MSS_RMII_RXD1 2 I
MSS_RGMII_RD1 3 I
V6 PAD_CL MSS_RGMII_RD0 MSS_GPIO_31 0 IO 输出已禁用
MSS_MII_RXD0 1 I
MSS_RMII_RXD0 2 I
MSS_RGMII_RD0 3 I
T5 PAD_CM MSS_MDIO_DATA MSS_GPIO_30 0 IO 输出已禁用 上拉
MSS_MDIO_DATA 1 IO
R4 PAD_CN MSS_MDIO_CLK MSS_GPIO_31 0 IO 输出已禁用 上拉
MSS_MDIO_CLK 1 O
U15 PAD_CO MSS_MIBSPIA_MOSI MSS_GPIO_0 0 IO 输出已禁用 上拉
MSS_MIBSPIA_MOSI 5 IO
U16 PAD_CP MSS_MIBSPIA_MISO MSS_GPIO_1 0 IO 输出已禁用 上拉
MSS_MIBSPIA_MISO 5 IO
T16 PAD_CQ MSS_MIBSPIA_CLK MSS_GPIO_2 0 IO 输出已禁用 上拉
MSS_MIBSPIA_CLK 5 IO
T15 PAD_CR MSS_MIBSPIA_CS0 MSS_GPIO_3 0 IO 输出已禁用 上拉
MSS_MIBSPIA_CS0 5 IO
V17 PAD_CS MSS_MIBSPIA_HOSTIRQ MSS_GPIO_4 0 IO 输出已禁用 下拉
MSS_GPIO_2 2 IO
MSS_GPIO_8 3 IO
MSS_MIBSPIA_HOSTIRQ 5 O
MSS_MIBSPIB_CS2 6 IO
MSS_GPIO_2 7 IO
MSS_GPIO_8 10 IO
B16 PAD_DA MSS_UARTA_RX MSS_GPIO_12 0 IO 输出已禁用 上拉
MSS_CPTS0_TS_SYNC 1 O
MSS_GPIO_8 3 IO
MSS_UARTB_TX 4 IO
MSS_UARTA_RX 5 IO
DSS_UARTA_TX 6 IO
C16 PAD_DB MSS_UARTA_TX SOP[4] 上电期间 I 输出已禁用
MSS_GPIO_13 0 IO
MSS_CPTS0_HW2TSPUSH 1 I
MSS_GPIO_9 3 IO
MSS_UARTB_RX 4 IO
MSS_UARTA_TX 5 IO
DSS_UARTA_RX 6 IO
A15 PAD_DC DSS_UARTA_TX MSS_GPIO_14 0 IO 输出已禁用 上拉
MSS_CPTS0_HW1TSPUSH 1 I
MSS_GPIO_10 3 IO
DSS_UARTA_TX 4 IO
MSS_UARTA_RX 6 IO
B14 PAD_DD DSS_UARTA_RX MSS_GPIO_15 0 IO 输出已禁用 上拉
DSS_UARTA_RX 1 IO
MSS_GPIO_11 3 IO
MSS_UARTA_TX 6 IO
A14 PAD_DE MSS_UARTB_TX SOP[3] 上电期间 I 输出已禁用
MSS_GPIO_0 0 IO
DSS_UARTA_TX 1 IO
MSS_EPWMB_SYNCI 3 I
MSS_UARTA_TX 5 IO
MSS_UARTB_TX 6 IO
LVDS_VALID 8 O
MSS_GPIO_31 12 IO
B13 PAD_DF XREF_CLK0 MSS_GPIO_1 0 IO 输出已禁用 下拉
XREF_CLK0 1 I
MSS_GPIO_8 3 IO
MCU_CLKOUT 6 O
MSS_GPIO_30 12 IO
D11 PAD_DG XREF_CLK1 MSS_GPIO_2 0 IO 输出已禁用 下拉
XREF_CLK1 1 I
MSS_GPIO_9 3 IO
PMIC_CLKOUT 7 O
MSS_GPIO_29 12 IO
(1) 焊球编号：底面的焊球编号与底部的每个信号相关联。
(2) 焊球名称：封装器件的机械名称（名称根据一个示例实施给出）。
(3) 信号名称：每个焊球上复用信号的名称（另请注意，焊球的名称是复用模式 0 中的信号名称）。
(4) 模式：多路复用模式编号：写入 PinMux Cntl 寄存器的值，用于为该焊球编号选择特定的信号名称。模式列具有位范围值。
(5) 类型：信号类型和方向：
  • I = 输入
  • O = 输出
  • IO = 输入或输出
(6) 焊球复位状态：上电复位时端子的状态
(7) 上拉/下拉类型：指示存在内部上拉或下拉电阻器。可通过软件来启用或禁用上拉和下拉电阻器。
  • 上拉：内部上拉电阻
  • 下拉：内部下拉电阻
  • HiZ
(8) Pin Mux Control Value 映射到寄存器的低 4 位。
(9) 有些焊盘没有映射到专用 BGA 引脚。需要在应用中禁用这些未使用的焊盘。

5.3 信号说明 - 数字

注： 器件的所有数字 IO 引脚（NERROR_OUT 和 WARM_RESET 除外）都是非失效防护的；因此，需要注意的是，如果器件没有 VIO 电源，则不能从外部驱动这些引脚。
注： 无法确保电源斜坡期间的 GPIO 状态。如果 GPIO 用于 GPIO 状态至关重要的应用中，即使 NRESET 为低电平，也应使用三态缓冲器将 GPIO 输出与雷达器件隔离，并使用拉电阻来定义应用中所需的状态。发送到雷达器件的 NRESET 信号可用于控制三态缓冲器的输出使能 (OE)。
注： ROM 引导加载程序仅使用 B16 (MSS_UARTA_RX) 和 C16 (MSS_UARTA_TX) 引脚进行闪存编程。建议在构建模块时使用这些引脚。
注： LVDS 和 Aurora 接口用于调试和开发，而非生产用途。
表 5-1 信号说明 - 数字
功能信号名称引脚类型说明引脚编号
SPI 接口MSS_MIBSPIA_CLKIOSPI 通道 A - 时钟T16
MSS_MIBSPIA_MOSIIOSPI 通道 A - 控制器输出外设输入U15
MSS_MIBSPIA_MISOIOSPI 通道 A - 控制器输入外设输出U16
MSS_MIBSPIA_CS0IOSPI 通道 A 芯片选择T15
MSS_MIBSPIA_HOSTIRQO到通过 SPI 通信的外部主机的带外中断V16、V17
MSS_MIBSPIB_CLK(1)IOSPI 通道 B - 时钟T13、R10
MSS_MIBSPIB_MOSI(1)IOSPI 通道 B - 控制器输出外设输入V12、V11
MSS_MIBSPIB_MISO(1)IOSPI 通道 B - 控制器输入外设输出U13、U11
MSS_MIBSPIB_CS0IOSPI 通道 B 芯片选择（实例 ID 0）U14、U12
MSS_MIBSPIB_CS1IOSPI 通道 B 芯片选择（实例 ID 1）V16、A16、R14
MSS_MIBSPIB_CS2IOSPI 通道 B 芯片选择（实例 ID 2）A16、V11、R14、V17
CAN-FDMSS_MCANA_RXICAN-FD A (MCAN) 接收信号T13、R12、C14、F16、D16
MSS_MCANA_TXOCAN-FD A (MCAN) 发送信号U14、T11、C12、E17、D17
MSS_MCANB_RXICAN-FD B (MCAN) 接收信号V12、A17
MSS_MCANB_TXOCAN-FD B (MCAN) 发送信号U13、B17
UART (MSS)MSS_UARTA_RXIO主子系统 - UART A 接收

（用于闪存编程）

T13、D13、F16、P17、B16、A15
MSS_UARTA_TXIO主子系统 - UART A 发送（用于闪存编程）U14、D15、E17、U17、C16、B14、A14
MSS_UARTB_TXIO主子系统 - UART B 接收T13、U14、C12、D15、G15、E17、L15、U4、B16、A14
MSS_UARTB_RXIO主子系统 - UART B 发送R17、F16、T7、C16
用于串行闪存的 QSPIMSS_QSPI_0IOQSPI 数据线 #0（与串行数据闪存一起使用）U11
MSS_QSPI_1IQSPI 数据线 #1（与串行数据闪存一起使用）V11
MSS_QSPI_2IQSPI 数据线 #2（与串行数据闪存一起使用）T11
MSS_QSPI_3IQSPI 数据线 #3（与串行数据闪存一起使用）R12
MSS_QSPI_CLKIOQSPI 时钟（与串行数据闪存一起使用）R10
MSS_QSPI_CSOQSPI 片选（与串行数据闪存一起使用）U12
I2C 接口MSS_I2CA_SDAIOI2C 时钟V12、E17、U17、R8
MSS_I2CA_SCLIOI2C 数据U13、F16、P17、U9
RS232 UARTMSS_RS232_RXIO调试 UART（作为总线控制器运行）- 接收信号F16
MSS_RS232_TXIO调试 UART（作为总线控制器运行）- 发送信号E17
PWM 模块MSS_EPWMA0OPWM 模块 1 - 输出 A0V12、R15、E17、E15、B17、R6
MSS_EPWMA1OPWM 模块 1 - 输出 A1B15、T17、E17、C18、A17、U8
MSS_EPWMA_SYNCIIPWM 模块 1 - 同步输入A16、D17
MSS_EPWMA_SYNCOOPWM 模块 1 - 同步输出D16
MSS_EPWMB0OPWM 模块 2 - 输出 B0B15、U13、T17、R14、F16、E17、B17、C17、T7
MSS_EPWMB1OPWM 模块 2 - 输出 B1R14、F16、A17、R8
MSS_EPWMB_SYNCIIPWM 模块 2 - 同步输入T18、A14
MSS_EPWMB_SYNCOOPWM 模块 2 - 同步输出P16
MSS_EPWMC0OPWM 模块 3 - 输出 C0T13、F16、E15、C17、U4
MSS_EPWMC1OPWM 模块 3 - 输出 C1C18、U9
MSS_EPWMC_SYNCIIPWM 模块 3 - 同步输入P17
MSS_EPWMC_SYNCOOPWM 模块 3 - 同步输出N15
MSS_EPWM_TZ0IPWM 模块跳变信号 0G15、J15
MSS_EPWM_TZ1IPWM 模块跳变信号 1A16、M16
MSS_EPWM_TZ2IPWM 模块跳变信号 2B15、L15
RGMII/RMII/MII 以太网MSS_MII_COLI

MSS 以太网 MII 冲突检测

U8
MSS_MII_CRSI

MSS 以太网 MII 载波侦听

R8
MSS_MII_RXERIMSS 以太网 MII 接收错误U9
MSS_MII_TXENOMSS 以太网 MII 发送使能R6
MSS_MII_RXDVI

MSS 以太网 MII 接收数据有效

T7
MSS_MII_TXD3OMSS 以太网 MII 发送数据 3U4
MSS_MII_TXD2OMSS 以太网 MII 发送数据 2U6
MSS_MII_TXD1OMSS 以太网 MII 发送数据 1U5
MSS_MII_TXD0OMSS 以太网 MII 发送数据 0U7
MSS_MII_TXCLKIMSS 以太网 MII 发送时钟V3
MSS_MII_RXCLKIMSS 以太网 MII 接收时钟T9
MSS_MII_RXD3IMSS 以太网 MII 接收数据 3U10
MSS_MII_RXD2IMSS 以太网 MII 接收数据 2V5
MSS_MII_RXD1IMSS 以太网 MII 接收数据 1V4
MSS_MII_RXD0IMSS 以太网 MII 接收数据 0V6
MSS_RMII_REFCLKIOMSS 以太网 RMII 时钟输入U8、T9
MSS_RMII_CRS_DVI

MSS 以太网 RMII 载波侦听/接收

数据有效

R8、T7
MSS_RMII_RXERIMSS 以太网 RMII 接收错误U9
MSS_RMII_TXENOMSS 以太网 RMII 发送使能R6
MSS_RMII_TXD1OMSS 以太网 RMII 发送数据 1U5
MSS_RMII_TXD0OMSS 以太网 RMII 发送数据 0U7
MSS_RMII_RXD1IMSS 以太网 MII 接收数据 1V4
MSS_RMII_RXD0IMSS 以太网 MII 接收数据 0V6
MSS_RGMII_TCTLOMSS 以太网 RGMII 发送控制R6
MSS_RGMII_RCTLIMSS 以太网 RGMII 接收控制T7
MSS_RGMII_TD3OMSS 以太网 RGMII 发送数据 3U4
MSS_RGMII_TD2OMSS 以太网 RGMII 发送数据 2U6
MSS_RGMII_TD1OMSS 以太网 RGMII 发送数据 1U5
MSS_RGMII_TD0OMSS 以太网 RGMII 发送数据 0U7
MSS_RGMII_TCLKOMSS 以太网 RGMII 发送时钟V3
MSS_RGMII_RCLKIMSS 以太网 RGMII 接收时钟T9
MSS_RGMII_RD3IMSS 以太网 RGMII 接收数据 3U10
MSS_RGMII_RD2IMSS 以太网 RGMII 接收数据 2V5
MSS_RGMII_RD1IMSS 以太网 RGMII 接收数据 1V4
MSS_RGMII_RD0IMSS 以太网 RGMII 接收数据 0V6
MSS_MDIO_DATAIOMSS 以太网管理数据输入/输出数据T5
MSS_MDIO_CLKOMSS 以太网管理数据输入/输出时钟R4
MSS_CPTS0_TS_SYNCO以太网时间戳同步输出B16
MSS_CPTS0_HW2TSPUSHI以太网硬件时间戳输入引脚C16
MSS_CPTS0_HW1TSPUSHIA15
跟踪信号TRACE_DATA_0O调试跟踪输出 - 数据线U17
TRACE_DATA_1O调试跟踪输出 - 数据线P17
TRACE_DATA_2O调试跟踪输出 - 数据线T18
TRACE_DATA_3O调试跟踪输出 - 数据线N15
TRACE_DATA_4O调试跟踪输出 - 数据线P16
TRACE_DATA_5O调试跟踪输出 - 数据线L15
TRACE_DATA_6O调试跟踪输出 - 数据线M16
TRACE_DATA_7O调试跟踪输出 - 数据线J15
TRACE_DATA_8O调试跟踪输出 - 数据线D17
TRACE_DATA_9O调试跟踪输出 - 数据线D16
TRACE_DATA_10O调试跟踪输出 - 数据线E15
TRACE_DATA_11O调试跟踪输出 - 数据线C18
TRACE_DATA_12O调试跟踪输出 - 数据线B17
TRACE_DATA_13O调试跟踪输出 - 数据线A17
TRACE_DATA_14O调试跟踪输出 - 数据线C17
TRACE_CLKO调试跟踪输出 - 时钟R15
TRACE_CTLO调试跟踪输出 - 控制T17
DMM 接口DMM0I调试接口（硬件在环）- 数据线U17
DMM1I调试接口（硬件在环）- 数据线P17
DMM2I调试接口（硬件在环）- 数据线T18
DMM3I调试接口（硬件在环）- 数据线N15
DMM4I调试接口（硬件在环）- 数据线P16
DMM5I调试接口（硬件在环）- 数据线L15
DMM6I调试接口（硬件在环）- 数据线M16
DMM7I调试接口（硬件在环）- 数据线J15
DMM8I调试接口（硬件在环）- 数据线D17
DMM9I调试接口（硬件在环）- 数据线D16
DMM10I调试接口（硬件在环）- 数据线E15
DMM11I调试接口（硬件在环）- 数据线C18
DMM12I调试接口（硬件在环）- 数据线B17
DMM13I调试接口（硬件在环）- 数据线A17
DMM14I调试接口（硬件在环）- 数据线C17
DMM_CLKI调试接口（硬件在环）- 时钟R15
DMM_SYNCI调试接口（硬件在环）- 同步T17
DMM_MUX_INI调试接口（硬件在环）DMM1 和 DMM2 之间的多路复用器选择（两个实例）A16、R17、R14
NDMM_ENO调试接口（硬件在环）使能 - 低电平有效信号D15、E17
通用 I/OMSS_GPIO_0IO通用 I/OB15、P17、U15、A14
MSS_GPIO_1IO通用 I/OA16、T18、U16、B13
MSS_GPIO_2IO通用 I/OG15、N15、T16、V17、D11
MSS_GPIO_3IO通用 I/OP16、T15
MSS_GPIO_4IO通用 I/OU14、L15、V17
MSS_GPIO_5IO通用 I/OT13、M16
MSS_GPIO_6IO通用 I/OU12、J15
MSS_GPIO_7IO通用 I/OR10、D17
MSS_GPIO_8IO通用 I/OU11、T18、D16、V17、B16、B13
MSS_GPIO_9IO通用 I/OV11、N15、E15、C16、D11
MSS_GPIO_10IO通用 I/OT11、M16、C18、A15
MSS_GPIO_11IO通用 I/OR12、J15、B17、B14
MSS_GPIO_12IO通用 I/OV16、A17、B16
MSS_GPIO_13IO通用 I/OB15、C17、C16
MSS_GPIO_14IO通用 I/OE17、A15
MSS_GPIO_15IO通用 I/OF16、B14
MSS_GPIO_16IO通用 I/OA16
MSS_GPIO_17IO通用 I/OC12、C17、U8
MSS_GPIO_18IO通用 I/OC14、A17、R8
MSS_GPIO_19IO通用 I/OB17、U9
MSS_GPIO_20IO通用 I/OC18、R6
MSS_GPIO_21IO通用 I/OV12、E15、T7
MSS_GPIO_22IO通用 I/OU13、D16、U4
MSS_GPIO_23IO通用 I/OD13、D17、U6
MSS_GPIO_24IO通用 I/OD15、J15、U5
MSS_GPIO_25IO通用 I/OR15、M16、U7
MSS_GPIO_26IO通用 I/OG15、L15、V3
MSS_GPIO_27IO通用 I/OT17、P16、T9
MSS_GPIO_28IO通用 I/OR17、N15、U10
MSS_GPIO_29IO通用 I/OR14、T18、V5、D11
MSS_GPIO_30IO通用 I/OP17、V4、T5、B13
MSS_GPIO_31IO通用 I/OU17、V6、R4、A14
UART (DSS)DSS_UARTA_TXIO调试 UART 发送 [DSP]U13、R10、J15、B16、A15、A14
DSS_UARTA_RXIO调试 UART 接收 [DSP]D13、R17、C16、B14
线性调频脉冲/帧信号ADC_VALIDO高电平时，表示 ADC 采样有效V16、T11、R12、R17
CHIRP_STARTO指示每个线性调频脉冲开始的脉冲信号G15、T17
CHIRP_ENDO指示每个线性调频脉冲结束的脉冲信号G15、T17
FRAME_STARTO指示每帧开始的脉冲信号R15、G15、T17
LVDS_VALIDLVDS_VALIDO高电平时，表示 LVDS 数据有效A16、R15、G15、T17、R14、E17、A14
外部时钟输出MCU_CLKOUTO输出到外部 MCU 或处理器的可编程时钟R15、B13
PMIC_CLKOUTOPMIC 器件的输出时钟B15、G15、T17、D11
系统同步SYNC_INI低频同步信号输入R17
SYNC_OUTO低频同步信号输出A16、G15、R17、R14
时钟输出OBS_CLKOUTO观察时钟输出R15、T17
RCOSC_CLKO内部 RCOSC 时钟输出R14
参考时钟XREF_CLK0I外部基准输入时钟 0B13
XREF_CLK1I外部基准输入时钟 1D11
JTAGTCKIJTAG 测试时钟C12
TMSIOJTAG 测试模式信号C14
TDIIJTAG 测试数据输入D13
TDOOJTAG 测试数据输出D15
UART (BSS)BSS_UARTA_TXO调试 UART 发送 [雷达模块]A16、T13、U14、C14、D15、F16、E17、M16
BSS_UARTA_RXI调试 UART 接收 [雷达模块]C12、R15
复位WARM_RESETIO开漏失效防护热复位信号。可从 PMIC 驱动以进行诊断，也可用作器件正在进行复位的状态信号。B12
安全NERROR_OUTO开漏失效防护输出信号。连接到 PMIC/处理器/MCU 以指示发生了一些严重的临界故障。将通过复位进行恢复。C11
通电检测SOP[0]ISOP 引脚由外部驱动（弱驱动），毫米波器件在启动期间检测这些引脚的状态以决定启动模式。启动后，相同的引脚具有其他功能。
  • [SOP2 SOP1 SOP0] = [0 0 1] -> 功能 QSPI 负载模式
  • [SOP2 SOP1 SOP0] = [1 0 1] -> UART 负载模式
  • [SOP2 SOP1 SOP0] = [0 1 1] -> 调试和开发模式
以下 SOP 引脚配置有助于确定基准晶体频率
  • [SOP4 SOP3] = [0 0] -> 40MHz
D15
SOP[1]IR14
SOP[2]IT17
SOP[3]IA14
SOP[4]IC16
CSI2 RXCSI2_RX0M0ICSI2.0 接收器 1，负极性，通道 0N18
CSI2_RX0P0ICSI2.0 接收器 1，正极性，通道 0N17
CSI2_RX0CLKMICSI2.0 接收器 1，时钟输入，负极性L18
CSI2_RX0CLKPICSI2.0 接收器 1，时钟输入，正极性L17
CSI2_RX0M1ICSI2.0 接收器 1，负极性，通道 1M18
CSI2_RX0P1ICSI2.0 接收器 1，正极性，通道 1M17
Aurora LVDSLVDS_TXM0OLVDS/Aurora 发送器，数据输出，通道 0F18
LVDS_TXP0OF17
LVDS_TXM2_CLKMOLVDS 时钟，Aurora 数据输出 - 通道 2G18
LVDS_TXP2_CLKPOG17
LVDS_TXM3_FRCLKMOLVDS 帧时钟，Aurora 数据输出 - 通道 3H18
LVDS_TXP3_FRCLKPOH17
LVDS_TXM1OLVDS/Aurora 发送器，数据输出，通道 1J18
LVDS_TXP1OJ17
(1) 为了满足 SPI 时序，建议将 MSS_MIBSPIB_CLK = T13 与 MSS_MIBSPIB_MOSI = V12 和 MSS_MIBSPIB_MISO = U13 结合使用。这同样适用于另一个 MSS_MIBSPIB_CLK = R10，即与 MSS_MIBSPIB_MOSI = V11 和 MSS_MIBSPIB_MISO = U11 结合使用

5.4 信号说明 — 模拟

接口信号名称引脚类型说明焊球编号
发送器TX1O单端发送器 1 O/PB3
TX2O单端发送器 2 O/PB5
TX3O单端发送器 3 O/PB7
TX4(1)O单端发送器 4 O/PB9
接收器RX1I单端接收器 1 I/PM2
RX2I单端接收器 2 I/PK2
RX3I单端接收器 3 I/PH2
RX4I单端接收器 4 I/PF2
复位NRESETI芯片的上电复位。低电平有效H16
基准振荡器CLKPI在 XTAL 模式下：基准晶体的输入
在外部时钟模式下：单端输入基准时钟端口		D1
CLKMI在 XTAL 模式下：基准晶体的反馈驱动
在外部时钟模式下：将此端口接地		B1
参考时钟OSC_CLKOUTO清理 PLL 后时钟子系统的基准时钟输出A11
带隙电压VBGAPO器件的带隙基准输出K4
电源VDD电源1.2V 数字电源E12、E13、E14、F14、H14、J14、K14、L14、N6、N14、P6、P7、P9、P10、P11、P13、P14
VDD_SRAM电源用于内部 SRAM 的 1.2V 电源轨V7
VNWA电源用于 SRAM 阵列反馈偏置的 1.2V 电源轨V13
VIOIN电源I/O 电源（3.3V 或 1.8V）：所有 CMOS I/O 都将在此电源上运行A13、B18、R18、V8、V15
VIOIN_18电源用于 CMOS IO 的 1.8V 电源D18、U18、V10
VDDA_18CLK电源用于时钟模块的 1.8V 电源D9
VDDA_18PM电源用于 PM 模块的 1.8V 电源R1
VIOIN_18LVDS电源用于 LVDS 端口的 1.8V 电源K17
VIOIN_18CSI电源用于 CSI 端口的 1.8V 电源K18
VPP电源保险丝链的电压电源U3
电源VIDDA_10RF1电源1V 模拟和射频电源，VDDA_10RF1 和 VDDA_10RF2 可以在电路板上短接M4
VDDA_10RF2电源1V 模拟和射频电源D6、D7
VDDA_18BB电源1.8V 模拟基带电源P1
VDDA_18VCO电源1.8V 射频 VCO 电源E4
VSS(3)接地数字地A12、A18、E11、E18、F8、F9、F10、F11、F12、F13、G7、G8、G9、G10、G11、G12、G13、G14、H7、H8、H9、H10、H11、H12、H13、J7、J8、J9、J10、J11、J12、J13、K7、K8、K9、K10、K11、K12、K13、K16、L7、L8、L9、L10、L11、L12、L13、M7、M8、M9、M10、M11、M12、M13、M14、N7、N8、N9、N10、N11、N12、N13、P8、P12、P18、V2、V9、V14、V18
VSSA(4)接地模拟地A1、A2、A4、A6、A8、A10、B2、B4、B6、B8、B10、B11、C1、C2、C3、C4、C5、C6、C7、C8、C9、C10、D2、D3、E1、E2、E3、F3、F6、F7、G1、G2、G3、G6、H3、H6、J1、J2、J3、J6、K3、K6、L1、L2、L3、L6、M3、M6、N1、N2、N3、V1
内部 LDO 输出/输入VOUT_14APLLO内部 LDO 输出H4
VOUT_14SYNTHO内部 LDO 输出G4
用于外部电压监控的通用 ADC 输入(2)ADC1IOADC 通道 1P3
ADC2IOADC 通道 2P2
ADC3IOADC 通道 3R3
ADC4IOADC 通道 4R2
ADC5IOADC 通道 5T3
ADC6IOADC 通道 6U2
ADC7IOADC 通道 7T1
ADC8IOADC 通道 8T2
ADC9IOADC 通道 9U1
(1) TX4 仅适用于配备 4 个发送器的 AWR294x 型号，例如 AWR2944。
(2) 有关详细信息，请参阅节 7.4.3
(3) 转角 BGA 具有 VSS 和冗余功能，这意味着如果它们出现故障，器件仍将正常工作。
(4) 发射前后的 VSSA BGA 并不是多余的，而是功能所必需的。

6 规格

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale