ZHCSP11A May   2022  – October 2025 CDCBT1001

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 断电容限输入
      2. 6.3.2 升压转换
    4. 6.4 器件功能模式
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 处理器时钟上行转换
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
        3. 7.2.1.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

7.2.1.2 详细设计过程

要开始设计过程，请确定以下内容：

  • 输入时钟
    • VDD_IN 上的电源电压决定了输入时钟电压范围。
    • 要获得有效的逻辑高电平，高电平时钟输入必须超过 VIH 规格。要获得有效的逻辑低电平，低电平时钟输入必须低于 VIL。
    • 占空比和相位噪声等一些规格对 VIH、VIL、输入摆幅和输入转换率有额外要求。请参阅电气特性 表中的测试条件。
  • 输出时钟
    • VDD_OUT 上的电源电压决定了输出时钟电压范围。