ZHCSNY9E June   2022  – September 2025 TCAL6416

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 I2C 总线时序要求
    8. 5.8 开关特性
    9. 5.9 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 电压转换
      2. 7.3.2 I/O 端口
      3. 7.3.3 可调输出驱动强度
      4. 7.3.4 中断输出 (INT)
      5. 7.3.5 复位输入 (RESET)
      6. 7.3.6 软件复位广播
    4. 7.4 器件功能模式
      1. 7.4.1 上电复位
    5. 7.5 编程
      1. 7.5.1 I2C 接口
    6. 7.6 寄存器映射
      1. 7.6.1 器件地址
      2. 7.6.2 控制寄存器和命令字节
      3. 7.6.3 寄存器说明
      4. 7.6.4 总线事务
        1. 7.6.4.1 写入
        2. 7.6.4.2 读取
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 当 I/O 控制 LED 时更大程度减小 ICC
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
      1. 8.3.1 上电复位要求
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

4 引脚配置和功能

TCAL6416 PW 封装，24 引脚 TSSOP（俯视图）图 4-1 PW 封装，24 引脚 TSSOP（俯视图）
TCAL6416 DGS 封装，24 引脚 VSSOP（顶视图）图 4-2 DGS 封装，24 引脚 VSSOP（顶视图）
TCAL6416 RTW 封装，24 引脚 WQFN（顶视图）
必须将外露的中央散热焊盘作为次级接地连接或保持电气开路状态。
图 4-3 RTW 封装，24 引脚 WQFN（顶视图）
表 4-1 引脚功能
引脚 类型 说明
名称 TSSOP
(PW)		 VSSOP
(DGS)		 QFN
(RTW)
INT 1 1 22 O 中断输出。通过一个上拉电阻器连接到 VCCI 或 VCCP
VCCI 2 2 23 — I2C 总线的电源电压。直接连接到外部 I2C 控制器的电源电压
RESET 3 3 24 I 低电平有效复位输入。如果未使用有源连接，则通过上拉电阻器连接到 VCCI
P00 4 4 1 I/O P 端口输入/输出（推挽式设计结构）。上电时，P00 配置为输入
P01 5 5 2 I/O P 端口输入/输出（推挽式设计结构）。上电时，P01 配置为输入
P02 6 6 3 I/O P 端口输入/输出（推挽式设计结构）。上电时，P02 配置为输入
P03 7 7 4 I/O P 端口输入/输出（推挽式设计结构）。上电时，P03 配置为输入
P04 8 8 5 I/O P 端口输入/输出（推挽式设计结构）。上电时，P04 配置为输入
P05 9 9 6 I/O P 端口输入/输出（推挽式设计结构）。上电时，P05 配置为输入
P06 10 10 7 I/O P 端口输入/输出（推挽式设计结构）。上电时，P06 配置为输入
P07 11 11 8 I/O P 端口输入/输出（推挽式设计结构）。上电时，P07 配置为输入
GND 12 12 9 — 接地
P10 13 13 10 I/O P 端口输入/输出（推挽式设计结构）。上电时，P10 配置为输入
P11 14 14 11 I/O P 端口输入/输出（推挽式设计结构）。上电时，P11 配置为输入
P12 15 15 12 I/O P 端口输入/输出（推挽式设计结构）。上电时，P12 配置为输入
P13 16 16 13 I/O P 端口输入/输出（推挽式设计结构）。上电时，P13 配置为输入
P14 17 17 14 I/O P 端口输入/输出（推挽式设计结构）。上电时，P14 配置为输入
P15 18 18 15 I/O P 端口输入/输出（推挽式设计结构）。上电时，P15 配置为输入
P16 19 19 16 I/O P 端口输入/输出（推挽式设计结构）。上电时，P16 配置为输入
P17 20 20 17 I/O P 端口输入/输出（推挽式设计结构）。上电时，P17 配置为输入
ADDR 21 21 18 I 地址输入。直接连接至 VCCP 或接地
SCL 22 22 19 I 串行时钟总线。通过上拉电阻器连接至 VCCI
SDA 23 23 20 I/O 串行数据总线。通过上拉电阻器连接至 VCCI
VCCP 24 24 21 — P 端口 TCAL6416 的电源电压