5 引脚配置和功能

图 5-1 PWP PowerPAD™ 封装28 引脚 HTSSOPDRV8436E 俯视图

图 5-2 RGE 封装24 引脚 VQFN（带有外露散热焊盘）DRV8436E 俯视图

图 5-3 PWP PowerPAD™ 封装28 引脚 HTSSOPDRV8436P 俯视图

图 5-4 RGE 封装24 引脚 VQFN（带有外露散热焊盘）DRV8436P 俯视图

表 5-1 引脚功能

引脚					类型	说明
名称	PWP		RGE
名称	DRV8436E	DRV8436P	DRV8436E	DRV8436P
ADECAY	21	21	16	16	I	衰减模式设置引脚。设置电桥 A 的衰减模式；四电平引脚。
AEN	25	—	20	—	I	电桥 A 使能输入。逻辑高电平启用电桥 A；逻辑低电平禁用电桥，高阻态。
AIN1	—	25	—	20	I	电桥 A PWM 输入。逻辑控制 H 桥 A 的状态；内部下拉。
AIN2	—	24	—	19	I	电桥 A PWM 输入。逻辑控制 H 桥 A 的状态；内部下拉。
AOUT1	5	5	3	3	O	绕组 A 输出。连接到电机绕组。
AOUT2	6	6	4	4	O	绕组 A 输出。连接到电机绕组。
APH	24	—	19	—	I	电桥 A 相位输入。逻辑高电平驱动电流从 AOUT1 流向 AOUT2。
VREFA	18	18	13	13	I	基准电压输入。该引脚上的电压设置 H 桥 A 中的满量程斩波电流。最大值为 3.3V。DVDD 可用于通过电阻分压器提供 VREF。
BDECAY	20	20	15	15	I	衰减模式设置引脚。设置电桥 B 的衰减模式；四电平引脚。
BEN	23	—	18	—	I	电桥 B 使能输入。逻辑高电平启用电桥 B；逻辑低电平禁用电桥，高阻态。
BIN1	—	23	—	18	I	电桥 B PWM 输入。逻辑控制 H 桥 B 的状态；内部下拉。
BIN2	—	22	—	17	I	电桥 B PWM 输入。逻辑控制 H 桥 B 的状态；内部下拉。
BOUT1	10	10	6	6	O	绕组 B 输出。连接到电机绕组。
BOUT2	9	9	5	5	O	绕组 B 输出。连接到电机绕组。
BPH	22	—	17	—	I	电桥 B 相位输入。逻辑高电平驱动电流从 BOUT1 流向 BOUT2。
VREFB	17	17	12	12	I	基准电压输入。该引脚上的电压设置 H 桥 B 中的满量程斩波电流。最大值为 3.3V。DVDD 可用于通过电阻分压器提供 VREF。
CPH	28	28	23	23	PWR	电荷泵开关节点。在 CPH 到 CPL 之间连接一个额定电压为 VM 的 X7R 0.022μF 陶瓷电容器。
CPL	27	27	22	22	PWR	电荷泵开关节点。在 CPH 到 CPL 之间连接一个额定电压为 VM 的 X7R 0.022μF 陶瓷电容器。
GND	14	14	9	9	PWR	器件接地。连接到系统接地端。
TOFF	19	19	14	14	I	设置电流斩波期间的衰减模式关断时间；四电平引脚。
DVDD	15	15	10	10	PWR	逻辑电源电压。将电容为 0.47μF、额定电压为 6.3V 或 10V 的 X7R 陶瓷电容器连接至 GND。
VCP	1	1	24	24	O	电荷泵输出。将 X7R 0.22μF 16V 陶瓷电容器连接至 VM。
VM	2、13	2、13	1、8	1、8	PWR	电源。连接到电机电源电压，并通过两个 0.01μF 陶瓷电容器（每个引脚一个）和一个额定电压为 VM 的大容量电容器旁路到 GND。
PGND	3、12	3、12	2、7	2、7	PWR	电源接地。2 个 PGND 引脚均内部短接。连接到 PCB 上的系统接地。
nFAULT	16	16	11	11	O	故障指示。故障状态下被拉至低逻辑低电平；开漏输出需要外部上拉电阻。
nSLEEP	26	26	21	21	I	睡眠模式输入。逻辑高电平用于启用器件；逻辑低电平用于进入低功耗睡眠模式；内部下拉电阻。
NC	4、7、8、11	4、7、8、11	-	-	-	无连接引脚。请勿连接这些引脚。