ZHCSHT9D August   2021  – April 2025 ADC12DJ4000RF

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 Device Comparison
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  Electrical Characteristics: DC Specifications
    6. 6.6  Electrical Characteristics: Power Consumption
    7. 6.7  Electrical Characteristics: AC Specifications (Dual-Channel Mode)
    8. 6.8  Electrical Characteristics: AC Specifications (Single-Channel Mode)
    9. 6.9  Timing Requirements
    10. 6.10 Switching Characteristics
    11. 6.11 Typical Characteristics
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Analog Inputs
        1. 7.3.1.1 Analog Input Protection
        2. 7.3.1.2 Full-Scale Voltage (VFS) Adjustment
        3. 7.3.1.3 Analog Input Offset Adjust
      2. 7.3.2 ADC Core
        1. 7.3.2.1 ADC Theory of Operation
        2. 7.3.2.2 ADC Core Calibration
        3. 7.3.2.3 Analog Reference Voltage
        4. 7.3.2.4 ADC Overrange Detection
        5. 7.3.2.5 Code Error Rate (CER)
      3. 7.3.3 Temperature Monitoring Diode
      4. 7.3.4 Timestamp
      5. 7.3.5 Clocking
        1. 7.3.5.1 Noiseless Aperture Delay Adjustment (tAD Adjust)
        2. 7.3.5.2 Aperture Delay Ramp Control (TAD_RAMP)
        3. 7.3.5.3 SYSREF Capture for Multi-Device Synchronization and Deterministic Latency
          1. 7.3.5.3.1 SYSREF Position Detector and Sampling Position Selection (SYSREF Windowing)
          2. 7.3.5.3.2 Automatic SYSREF Calibration
      6. 7.3.6 Programmable FIR Filter (PFIR)
        1. 7.3.6.1 Dual Channel Equalization
        2. 7.3.6.2 Single Channel Equalization
        3. 7.3.6.3 Time Varying Filter
      7. 7.3.7 Digital Down Converters (DDC)
        1. 7.3.7.1 Rounding and Saturation
        2. 7.3.7.2 Numerically-Controlled Oscillator and Complex Mixer
          1. 7.3.7.2.1 NCO Fast Frequency Hopping (FFH)
          2. 7.3.7.2.2 NCO Selection
          3. 7.3.7.2.3 Basic NCO Frequency Setting Mode
          4. 7.3.7.2.4 Rational NCO Frequency Setting Mode
          5. 7.3.7.2.5 NCO Phase Offset Setting
          6. 7.3.7.2.6 NCO Phase Synchronization
        3. 7.3.7.3 Decimation Filters
        4. 7.3.7.4 Output Data Format
        5. 7.3.7.5 Decimation Settings
          1. 7.3.7.5.1 Decimation Factor
          2. 7.3.7.5.2 DDC Gain Boost
      8. 7.3.8 JESD204C Interface
        1. 7.3.8.1  Transport Layer
        2. 7.3.8.2  Scrambler
        3. 7.3.8.3  Link Layer
        4. 7.3.8.4  8B/10B Link Layer
          1. 7.3.8.4.1 Data Encoding (8B/10B)
          2. 7.3.8.4.2 Multiframes and the Local Multiframe Clock (LMFC)
          3. 7.3.8.4.3 Code Group Synchronization (CGS)
          4. 7.3.8.4.4 Initial Lane Alignment Sequence (ILAS)
          5. 7.3.8.4.5 Frame and Multiframe Monitoring
        5. 7.3.8.5  64B/66B Link Layer
          1. 7.3.8.5.1 64B/66B Encoding
          2. 7.3.8.5.2 Multiblocks, Extended Multiblocks and the Local Extended Multiblock Clock (LEMC)
          3. 7.3.8.5.3 Block, Multiblock and Extended Multiblock Alignment using Sync Header
            1. 7.3.8.5.3.1 Cyclic Redundancy Check (CRC) Mode
            2. 7.3.8.5.3.2 Forward Error Correction (FEC) Mode
          4. 7.3.8.5.4 Initial Lane Alignment
          5. 7.3.8.5.5 Block, Multiblock and Extended Multiblock Alignment Monitoring
        6. 7.3.8.6  Physical Layer
        7. 7.3.8.7  SerDes Pre-Emphasis
        8. 7.3.8.8  JESD204C Enable
        9. 7.3.8.9  Multi-Device Synchronization and Deterministic Latency
        10. 7.3.8.10 Operation in Subclass 0 Systems
      9. 7.3.9 Alarm Monitoring
        1. 7.3.9.1 NCO Upset Detection
        2. 7.3.9.2 Clock Upset Detection
        3. 7.3.9.3 FIFO Upset Detection
    4. 7.4 Device Functional Modes
      1. 7.4.1 Dual-Channel Mode
      2. 7.4.2 Single-Channel Mode (DES Mode)
      3. 7.4.3 Dual-Input Single-Channel Mode (DUAL DES Mode)
      4. 7.4.4 JESD204C Modes
        1. 7.4.4.1 JESD204C Operating Modes Table
        2. 7.4.4.2 JESD204C Modes continued
        3. 7.4.4.3 JESD204C 传输层数据格式
        4. 7.4.4.4 64B/66B Sync Header Stream Configuration
        5. 7.4.4.5 Dual DDC and Redundant Data Mode
      5. 7.4.5 Power-Down Modes
      6. 7.4.6 Test Modes
        1. 7.4.6.1 Serializer Test-Mode Details
        2. 7.4.6.2 PRBS Test Modes
        3. 7.4.6.3 Clock Pattern Mode
        4. 7.4.6.4 Ramp Test Mode
        5. 7.4.6.5 Short and Long Transport Test Mode
          1. 7.4.6.5.1 Short Transport Test Pattern
          2. 7.4.6.5.2 Long Transport Test Pattern
        6. 7.4.6.6 D21.5 Test Mode
        7. 7.4.6.7 K28.5 Test Mode
        8. 7.4.6.8 Repeated ILA Test Mode
        9. 7.4.6.9 Modified RPAT Test Mode
      7. 7.4.7 Calibration Modes and Trimming
        1. 7.4.7.1 Foreground Calibration Mode
        2. 7.4.7.2 Background Calibration Mode
        3. 7.4.7.3 Low-Power Background Calibration (LPBG) Mode
      8. 7.4.8 Offset Calibration
      9. 7.4.9 Trimming
    5. 7.5 Programming
      1. 7.5.1 Using the Serial Interface
        1. 7.5.1.1 SCS
        2. 7.5.1.2 SCLK
        3. 7.5.1.3 SDI
        4. 7.5.1.4 SDO
        5. 7.5.1.5 Streaming Mode
    6. 7.6 SPI Register Map
  9. 8 Application Information Disclaimer
    1. 8.1 Application Information
    2. 8.2 Typical Applications
      1. 8.2.1 Wideband RF Sampling Receiver
        1. 8.2.1.1 Design Requirements
          1. 8.2.1.1.1 Input Signal Path
          2. 8.2.1.1.2 Clocking
        2. 8.2.1.2 Detailed Design Procedure
          1. 8.2.1.2.1 Calculating Values of AC-Coupling Capacitors
        3. 8.2.1.3 Application Curves
    3. 8.3 Initialization Set Up
    4. 8.4 Power Supply Recommendations
      1. 8.4.1 Power Sequencing
    5. 8.5 Layout
      1. 8.5.1 Layout Guidelines
      2. 8.5.2 Layout Example
  10. 9 Device and Documentation Support
    1. 9.1 Device Support
      1. 9.1.1 Development Support
    2. 9.2 Documentation Support
      1. 9.2.1 Related Documentation
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10Revision History
  12. 11Mechanical, Packaging, and Orderable Information

7.4.4.3 JESD204C 传输层数据格式

针对每个 JMODE 设置，根据该 JMODE 的传输层设置，采用特定的优化方式对输出数据进行格式化。不使用 DDC 时（抽取率= 1），12 位偏移二进制值将映射到八位位组。在 DDC 模式下、16 位值（15 位复数数据加 1 个超范围位）映射到八位位组。下表给出了每个 JMODE 单帧的具体映射格式。表 7-25 中提供了 JMODE 表中使用的符号定义。在所有映射中，尾位 (T) 均为 0（零）。所有样本的格式均为 MSB 在前，LSB 在后。

表 7-25 JMODE 表符号定义
符号模式说明
S[n]单通道，绕过 DDCDDC 被绕过时，在单通道模式下从 ADC 采集的样本 n
A[n]双通道，绕过 DDCDDC 被绕过时，在双通道模式下从通道 A 采集的样本 n
B[n]双通道，绕过 DDCDDC 被绕过时，在双通道模式下从通道 A 采集的样本 n
T—尾位，始终设置为 0
AI[n]、AQ[n]双通道，启用 DDC在双通道模式下从 DDC A 采集的复杂 I/Q 样本 n
BI[n]、BQ[n]双通道，启用 DDC在双通道模式下从 DDC B 采集的复杂 I/Q 样本 n
ORA0[n]双通道，启用 DDC通道 A 的超范围标志，如果通道 A 样本 n 超过超范围阈值 0 (OVR_T0)，则设置为高电平
ORA1[n]双通道，启用 DDC通道 A 的超范围标志，如果通道 A 样本 n 超过超范围阈值 1 (OVR_T1)，则设置为高电平
ORB0[n]双通道，启用 DDC通道 B 的超范围标志，如果通道 B 样本 n 超过超范围阈值 0 (OVR_T0)，则设置为高电平
ORB1[n]双通道，启用 DDC通道 B 的超范围标志，如果通道 B 样本 n 超过超范围阈值 1 (OVR_T1)，则设置为高电平
I[n]、Q[n]单通道，启用 DDC在单通道模式下从 DDC 采集的复杂 I/Q 样本 n
OR0[n]单通道，启用 DDC超范围标志，如果样本 n 超过超范围阈值 0 (OVR_T0)，则设置为高电平
OR1[n]单通道，启用 DDC超范围标志，如果样本 n 超过超范围阈值 1 (OVR_T1)，则设置为高电平
表 7-26 JMODES 0 和 30（12 位、单通道、DDC 旁路、8 通道）
八位位组01234567
半字节0123456789101112131415
DA0S[0]S[8]S[16]S[24]S[32]T
DA1S[2]S[10]S[18]S[26]S[34]T
DA2S[4]S[12]S[20]S[28]S[36]T
DA3S[6]S[14]S[22]S[30]S[38]T
DB0S[1]S[9]S[17]S[25]S[33]T
DB1S[3]S[11]S[19]S[27]S[35]T
DB2S[5]S[13]S[21]S[29]S[37]T
DB3S[7]S[15]S[23]S[31]S[39]T
表 7-27 JMODES 1 和 40（12 位、单通道、DDC 旁路、16 通道）
八位位组01234567
半字节0123456789101112131415
DA0S[0]S[16]S[32]S[48]S[64]T
DA1S[2]S[18]S[34]S[50]S[66]T
DA2S[4]S[20]S[36]S[52]S[68]T
DA3S[6]S[22]S[38]S[54]S[70]T
DA4S[8]S[24]S[40]S[56]S[72]T
DA5S[10]S[26]S[42]S[58]S[74]T
DA6S[12]S[28]S[44]S[60]S[76]T
DA7S[14]S[30]S[46]S[62]S[78]T
DB0S[1]S[17]S[33]S[49]S[65]T
DB1S[3]S[19]S[35]S[51]S[67]T
DB2S[5]S[21]S[37]S[53]S[69]T
DB3S[7]S[23]S[39]S[55]S[71]T
DB4S[9]S[25]S[41]S[57]S[73]T
DB5S[11]S[27]S[43]S[59]S[75]T
DB6S[13]S[29]S[45]S[61]S[77]T
DB7S[15]S[31]S[47]S[63]S[79]T
表 7-28 JMODES 2 和 31（12 位、双通道、DDC 旁路、8 通道）
八位位组01234567
半字节0123456789101112131415
DA0A[0]A[4]A[8]A[12]A[16]T
DA1A[1]A[5]A[9]A[13]A[17]T
DA2A[2]A[6]A[10]A[14]A[18]T
DA3A[3]A[7]A[11]A[15]A[19]T
DB0B[0]B[4]B[8]B[12]B[16]T
DB1B[1]B[5]B[9]B[13]B[17]T
DB2B[2]B[6]B[10]B[14]B[18]T
DB3B[3]B[7]B[11]B[15]B[19]T
表 7-29 JMODES 3 和 41（12 位、双通道、DDC 旁路、16 通道）
八位位组01234567
半字节0123456789101112131415
DA0A[0]A[8]A[16]A[24]A[32]T
DA1A[1]A[9]A[17]A[25]A[33]T
DA2A[2]A[10]A[18]A[26]A[34]T
DA3A[3]A[11]A[19]A[27]A[35]T
DA4A[4]A[12]A[20]A[28]A[36]T
DA5A[5]A[13]A[21]A[29]A[37]T
DA6A[6]A[14]A[22]A[30]A[38]T
DA7A[7]A[15]A[23]A[31]A[39]T
DB0B[0]B[8]B[16]B[24]B[32]T
DB1B[1]B[9]B[17]B[25]B[33]T
DB2B[2]B[10]B[18]B[26]B[34]T
DB3B[3]B[11]B[19]B[27]B[35]T
DB4B[4]B[12]B[20]B[28]B[36]T
DB5B[5]B[13]B[21]B[29]B[37]T
DB6B[6]B[14]B[22]B[30]B[38]T
DB7B[7]B[15]B[23]B[31]B[39]T
表 7-30 JMODES 5 和 44（8 位、单通道、8 通道）
八位位组0
半字节01
DA0S[0]
DA1S[2]
DA2S[4]
DA3S[6]
DB0S[1]
DB1S[3]
DB2S[5]
DB3S[7]
表 7-31 JMODES 6 和 50（8 位、单通道、16 通道）
八位位组0
半字节01
DA0S[0]
DA1S[2]
DA2S[4]
DA3S[6]
DA4S[8]
DA5S[10]
DA6S[12]
DA7S[14]
DB0S[1]
DB1S[3]
DB2S[5]
DB3S[7]
DB4S[9]
DB5S[11]
DB6S[13]
DB7S[15]
表 7-32 JMODES 7 和 45（8 位、双通道、8 通道）
八位位组0
半字节01
DA0A[0]
DA1A[1]
DA2A[2]
DA3A[3]
DB0B[0]
DB1B[1]
DB2B[2]
DB3B[3]
表 7-33 JMODES 8 和 51（8 位、双通道、16 通道）
八位位组0
半字节01
DA0A[0]
DA1A[1]
DA2A[2]
DA3A[3]
DA4A[4]
DA5A[5]
DA6A[6]
DA7A[7]
DB0B[0]
DB1B[1]
DB2B[2]
DB3B[3]
DB4B[4]
DB5B[5]
DB6B[6]
DB7B[7]
表 7-34 JMODES 10 和 37（15 位、双通道、4 倍抽取率、4 通道）
八位位组01
半字节0123
DA0AI[0]、ORA0[0]
DA1AQ[0]、ORA1[0]
DB0BI[0]、ORB0[0]
DB1BQ[0]、ORB1[0]
表 7-35 JMODES 11 和 47（15 位、双通道、4 倍抽取率、8 通道）
八位位组01
半字节0123
DA0AI[0]、ORA0[0]
DA1AI[1]、ORA0[1]
DA2AQ[0]、ORA1[0]
DA3AQ[1]、ORA1[1]
DB0BI[0]、ORB0[0]
DB1BI[1]、ORB0[1]
DB2BQ[0]、ORB1[0]
DB3BQ[1]、ORB1[1]
表 7-36 JMODES 12 和 53（15 位、双通道、4 倍抽取率、16 通道）
八位位组01
半字节0123
DA0AI[0]、ORA0[0]
DA1AI[1]、ORA0[1]
DA2AI[2]、ORA0[2]
DA3AI[3]、ORA0[3]
DA4AQ[0]、ORA1[0]
DA5AQ[1]、ORA1[1]
DA6AQ[2]、ORA1[2]
DA7AQ[3]、ORA1[3]
DB0BI[0]、ORB0[0]
DB1BI[1]、ORB0[1]
DB2BI[2]、ORB0[2]
DB3BI[3]、ORB0[3]
DB4BQ[0]、ORB1[0]
DB5BQ[1]、ORB1[1]
DB6BQ[2]、ORB1[2]
DB7BQ[3]、ORB1[3]
表 7-37 JMODES 13、39、56、59、66 和 68（15 位、双通道、8 倍抽取率、2 通道）
八位位组0123
半字节01234567
DA0AI[0]、ORA0[0]AQ[0]、ORA1[0]
DB0BI[0]、ORB0[0]BQ[0]、ORB1[0]
表 7-38 JMODES 14、49、57、60 和 67（15 位、双通道、8 倍抽取率、4 通道）
八位位组01
半字节0123
DA0AI[0]、ORA0[0]
DA1AQ[0]、ORA1[0]
DB0BI[0]、ORB0[0]
DB1BQ[0]、ORB1[0]
表 7-39 JMODES 15、55 和 58（15 位、双通道、8 倍抽取率、8 通道）
八位位组01
半字节0123
DA0AI[0]、ORA0[0]
DA1AI[1]、ORA0[1]
DA2AQ[0]、ORA1[0]
DA3AQ[1]、ORA1[1]
DB0BI[0]、ORB0[0]
DB1BI[1]、ORB0[1]
DB2BQ[0]、ORB1[0]
DB3BQ[1]、ORB1[1]
表 7-40 JMODE 16（15 位、双通道、8 倍抽取率、16 通道）
八位位组01
半字节0123
DA0AI[0]、ORA0[0]
DA1AI[1]、ORA0[1]
DA2AI[2]、ORA0[2]
DA3AI[3]、ORA0[3]
DA4AQ[0]、ORA1[0]
DA5AQ[1]、ORA1[1]
DA6AQ[2]、ORA1[2]
DA7AQ[3]、ORA1[3]
DB0BI[0]、ORB0[0]
DB1BI[1]、ORB0[1]
DB2BI[2]、ORB0[2]
DB3BI[3]、ORB0[3]
DB4BQ[0]、ORB1[0]
DB5BQ[1]、ORB1[1]
DB6BQ[2]、ORB1[2]
DB7BQ[3]、ORB1[3]
表 7-41 JMODES 19 和 42（12 位、单通道、DDC 旁路、12 通道）
八位位组01
半字节0123
DA0S[0][11:0]S[2][11:8]
DA1S[2][7:0]S[4][11:4]
DA2S[4][3:0]S[6][11:0]
DA3S[8][11:0]S[10][11:8]
DA4S[10][7:0]S[12][11:4]
DA5S[12][3:0]S[14][11:0]
DB0S[1][11:0]S[3][11:8]
DB1S[3][7:0]S[5][11:4]
DB2S[5][3:0]S[7][11:0]
DB3S[9][11:0]S[11][11:8]
DB4S[11][7:0]S[13][11:4]
DB5S[13][3:0]S[15][11:0]
表 7-42 JMODES 20 和 43（12 位、双通道、DDC 旁路、12 通道）
八位位组01
半字节0123
DA0A[0][11:0]A[1][11:8]
DA1A[1][7:0]A[2][11:4]
DA2A[2][3:0]A[3][11:0]
DA3A[4][11:0]A[5][11:8]
DA4A[5][7:0]A[6][11:4]
DA5A[6][3:0]A[7][11:0]
DB0B[0][11:0]B[1][11:8]
DB1B[1][7:0]B[2][11:4]
DB2B[2][3:0]B[3][11:0]
DB3B[4][11:0]B[5][11:8]
DB4B[5][7:0]B[6][11:4]
DB5B[6][3:0]B[7][11:0]
表 7-43 JMODES 21 和 36（15 位、单通道、4 倍抽取率、4 通道）
八位位组0
半字节01
DA0I[0]、OR0[0]
DA1I[1]、OR0[1]
DB0Q[0]、OR1[0]
DB1Q[1]、OR1[1]
表 7-44 JMODES 22 和 46（15 位、单通道、4 倍抽取率、8 通道）
八位位组0
半字节01
DA0I[0]、OR0[0]
DA1I[1]、OR0[1]
DA2I[2]、OR0[2]
DA3I[3]、OR0[3]
DB0Q[0]、OR1[0]
DB1Q[1]、OR1[1]
DB2Q[2]、OR1[2]
DB3Q[3]、OR1[3]
表 7-45 JMODES 23、38、61、64、69 和 71（15 位、单通道、8 倍抽取率、2 通道）
八位位组0
半字节01
DA0I[0]、OR0[0]
DB0Q[0]、OR1[0]
表 7-46 JMODES 24、48、62、65 和 70（15 位、单通道、8 倍抽取率、4 通道）
八位位组0
半字节01
DA0I[0]、OR0[0]
DA1I[1]、OR0[1]
DB0Q[0]、OR1[0]
DB1Q[1]、OR1[1]
表 7-47 JMODES 25 和 52（15 位、单通道、4 倍抽取率、16 通道）
八位位组01
半字节0123
DA0I[0]、OR0[0]
DA1I[1]、OR0[0]
DA2I[2]、OR0[1]
DA3I[3]、OR0[1]
DA4I[4]、OR0[2]
DA5I[5]、OR0[2]
DA6I[6]、OR0[3]
DA7I[7]、OR0[3]
DB0Q[0]、OR1[0]
DB1Q[1]、OR1[0]
DB2Q[2]、OR1[1]
DB3Q[3]、OR1[1]
DB4Q[4]、OR1[2]
DB5Q[5]、OR1[2]
DB6Q[6]、OR1[3]
DB7Q[7]、OR1[3]
表 7-48 JMODES 26、54 和 63（15 位、单通道、8 倍抽取率、8 通道）
八位位组01
半字节0123
DA0I[0]、OR0[0]
DA1I[1]、OR0[1]
DA2I[2]、OR0[2]
DA3I[3]、OR0[3]
DB0Q[0]、OR1[0]
DB1Q[1]、OR1[1]
DB2Q[2]、OR1[2]
DB3Q[3]、OR1[3]
表 7-49 JMODE 27（15 位、单通道、8 倍抽取率、16 通道）
八位位组01
半字节0123
DA0I[0]、OR0[0]
DA1I[1]、OR0[1]
DA2I[2]、OR0[2]
DA3I[3]、OR0[3]
DA4I[4]、OR0[4]
DA5I[5]、OR0[5]
DA6I[6]、OR0[6]
DA7I[7]、OR0[7]
DB0Q[0]、OR1[0]
DB1Q[1]、OR1[1]
DB2Q[2]、OR1[2]
DB3Q[3]、OR1[3]
DB4Q[4]、OR1[4]
DB5Q[5]、OR1[5]
DB6Q[6]、OR1[6]
DB7Q[7]、OR1[7]
表 7-50 JMODE 32（12 位、单通道、DDC 旁路、6 通道）
八位位组01
半字节0123
DA0S[0][11:0]S[2][11:8]
DA1S[2][7:0]S[4][11:4]
DA2S[4][3:0]S[6][11:0]
DB0S[1][11:0]S[3][11:8]
DB1S[3][7:0]S[5][11:4]
DB2S[5][3:0]S[7][11:0]
表 7-51 JMODE 33（12 位、双通道、DDC 旁路、6 通道）
八位位组01
半字节0123
DA0A[0][11:0]A[1][11:8]
DA1A[1][7:0]A[2][11:4]
DA2A[2][3:0]A[3][11:0]
DB0B[0][11:0]B[1][11:8]
DB1B[1][7:0]B[2][11:4]
DB2B[2][3:0]B[3][11:0]
表 7-52 JMODE 34（8 位、单通道、4 通道）
八位位组0
半字节01
DA0S[0]
DA1S[2]
DB0S[1]
DB1S[3]
表 7-53 JMODE 35（8 位、双通道、4 通道）
八位位组0
半字节01
DA0A[0]
DA1A[1]
DB0B[0]
DB1B[1]
表 7-54 JMODE 37（15 位、双通道、4 倍抽取率、4 通道）
八位位组01
半字节0123
DA0AI[0]、ORA0[0]
DA1AQ[0]、ORA1[0]
DB0BI[0]、ORB0[0]
DB1BQ[0]、ORB1[0]
表 7-55 JMODE 38（15 位、单通道、8 倍抽取率、2 通道）
八位位组0
半字节01
DA0I[0]、OR0[0]
DB0Q[0]、OR1[0]
表 7-56 JMODE 39（15 位、双通道、8 倍抽取率、2 通道）
八位位组0123
半字节01234567
DA0AI[0]、ORA0[0]AQ[0]、ORA1[0]
DB0BI[0]、ORB0[0]BQ[0]、ORB1[0]
表 7-57 JMODE 56（15 位、双通道、16 倍抽取率、2 通道）
八位位组0123
半字节01234567
DA0AI[0]、ORA0[0]AQ[0]、ORA1[0]
DB0BI[0]、ORB0[0]BQ[0]、ORB1[0]