• Menu
  • Product
  • Email
  • PDF
  • Order now

  • TMS320F2807x 实时微控制器

    • ZHCSE98K October   2014  – February 2024 TMS320F28075 , TMS320F28075-Q1 , TMS320F28076

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • TMS320F2807x 实时微控制器
  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
    1. 4.1 相关产品
  6. 5 引脚配置和功能
    1. 5.1 引脚图
    2. 5.2 信号说明
      1. 5.2.1 信号说明
    3. 5.3 带有内部上拉和下拉的引脚
    4. 5.4 引脚复用
      1. 5.4.1 GPIO 多路复用引脚
      2. 5.4.2 输入 X-BAR
      3. 5.4.3 输出 X-BAR 和 ePWM X-BAR
      4. 5.4.4 USB 引脚多路复用
      5. 5.4.5 高速 SPI 引脚多路复用
    5. 5.5 未使用引脚的连接
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级 - 商用
    3. 6.3  ESD 等级 - 汽车
    4. 6.4  建议运行条件
    5. 6.5  功耗摘要
      1. 6.5.1 120MHz SYSCLK 下的器件电流消耗
      2. 6.5.2 启用内部 VREG 时、120MHz SYSCLK 下的器件电流消耗
      3. 6.5.3 电流消耗图
      4. 6.5.4 减少电流消耗
    6. 6.6  电气特性
    7. 6.7  热阻特征
      1. 6.7.1 PTP 封装
      2. 6.7.2 PZP 封装
    8. 6.8  散热设计注意事项
    9. 6.9  系统
      1. 6.9.1  电源管理
        1. 6.9.1.1 内部 1.2V VREG
        2. 6.9.1.2 电源时序
          1. 6.9.1.2.1 信号引脚要求
          2. 6.9.1.2.2 VDDIO、VDDA、VDD3VFL 和 VDDOSC 要求
          3. 6.9.1.2.3 VDD 要求
          4. 6.9.1.2.4 电源斜升速率
            1. 6.9.1.2.4.1 电源斜升速率
          5. 6.9.1.2.5 电源监控
      2. 6.9.2  复位时序
        1. 6.9.2.1 复位源
        2. 6.9.2.2 复位电气数据和时序
          1. 6.9.2.2.1 复位 (XRS) 时序要求
          2. 6.9.2.2.2 复位 (XRS) 开关特性
      3. 6.9.3  时钟规范
        1. 6.9.3.1 时钟源
        2. 6.9.3.2 时钟频率、要求和特征
          1. 6.9.3.2.1 输入时钟频率和时序要求，PLL 锁定时间
            1. 6.9.3.2.1.1 输入时钟频率
            2. 6.9.3.2.1.2 使用外部时钟源（非晶体）时的 X1 输入电平特征
            3. 6.9.3.2.1.3 XTAL 振荡器特性
            4. 6.9.3.2.1.4 X1 时序要求
            5. 6.9.3.2.1.5 AUXCLKIN 时序要求
            6. 6.9.3.2.1.6 PLL 锁定时间
          2. 6.9.3.2.2 内部时钟频率
            1. 6.9.3.2.2.1 内部时钟频率
          3. 6.9.3.2.3 输出时钟频率和开关特征
            1. 6.9.3.2.3.1 输出时钟频率
            2. 6.9.3.2.3.2 XCLKOUT 开关特征（旁路或启用 PLL）
        3. 6.9.3.3 输入时钟和 PLL
        4. 6.9.3.4 XTAL 振荡器
          1. 6.9.3.4.1 引言
          2. 6.9.3.4.2 概述
            1. 6.9.3.4.2.1 电子振荡器
              1. 6.9.3.4.2.1.1 运行模式
                1. 6.9.3.4.2.1.1.1 晶体的工作模式
                2. 6.9.3.4.2.1.1.2 单端工作模式
              2. 6.9.3.4.2.1.2 XCLKOUT 上的 XTAL 输出
            2. 6.9.3.4.2.2 石英晶体
          3. 6.9.3.4.3 正常运行
            1. 6.9.3.4.3.1 ESR – 有效串联电阻
            2. 6.9.3.4.3.2 Rneg - 负电阻
            3. 6.9.3.4.3.3 启动时间
            4. 6.9.3.4.3.4 DL – 驱动电平
          4. 6.9.3.4.4 如何选择晶体
          5. 6.9.3.4.5 测试
          6. 6.9.3.4.6 常见问题和调试提示
          7. 6.9.3.4.7 晶体振荡器规格
            1. 6.9.3.4.7.1 晶体振荡器电气特性
            2. 6.9.3.4.7.2 晶振等效串联电阻 (ESR) 要求
        5. 6.9.3.5 内部振荡器
          1. 6.9.3.5.1 内部振荡器电气特征
      4. 6.9.4  闪存参数
        1. 6.9.4.1 闪存参数
      5. 6.9.5  RAM 规格
      6. 6.9.6  ROM 规格
      7. 6.9.7  仿真/JTAG
        1. 6.9.7.1 JTAG 电气数据和时序
          1. 6.9.7.1.1 JTAG 时序要求
          2. 6.9.7.1.2 JTAG 开关特征
      8. 6.9.8  GPIO 电气数据和时序
        1. 6.9.8.1 GPIO - 输出时序
          1. 6.9.8.1.1 通用输出开关特征
        2. 6.9.8.2 GPIO - 输入时序
          1. 6.9.8.2.1 通用输入时序要求
        3. 6.9.8.3 输入信号的采样窗口宽度
      9. 6.9.9  中断
        1. 6.9.9.1 外部中断 (XINT) 电气数据和时序
          1. 6.9.9.1.1 外部中断时序要求
          2. 6.9.9.1.2 外部中断开关特征
      10. 6.9.10 低功率模式
        1. 6.9.10.1 时钟门控低功耗模式
        2. 6.9.10.2 电源门控低功耗模式
        3. 6.9.10.3 低功耗模式唤醒时序
          1. 6.9.10.3.1 空闲模式时序要求
          2. 6.9.10.3.2 空闲模式开关特性
          3. 6.9.10.3.3 待机模式时序要求
          4. 6.9.10.3.4 待机模式开关特征
          5. 6.9.10.3.5 停机模式时序要求
          6. 6.9.10.3.6 停机模式开关特征
          7. 6.9.10.3.7 休眠模式时序要求
          8. 6.9.10.3.8 休眠模式开关特征
      11. 6.9.11 外部存储器接口 (EMIF)
        1. 6.9.11.1 异步内存支持
        2. 6.9.11.2 同步 DRAM 支持
        3. 6.9.11.3 EMIF 电气数据和时序
          1. 6.9.11.3.1 异步 RAM
            1. 6.9.11.3.1.1 EMIF 异步内存时序要求
            2. 6.9.11.3.1.2 EMIF 异步存储器开关特性
          2. 6.9.11.3.2 同步 RAM
            1. 6.9.11.3.2.1 EMIF 同步存储器时序要求
            2. 6.9.11.3.2.2 EMIF 同步存储器开关特征
    10. 6.10 模拟外设
      1. 6.10.1 模数转换器 (ADC)
        1. 6.10.1.1 ADC 可配置性
          1. 6.10.1.1.1 信号模式
        2. 6.10.1.2 ADC 电气数据和时序
          1. 6.10.1.2.1 ADC 工作条件
          2. 6.10.1.2.2 ADC 特征
          3. 6.10.1.2.3 ADCEXTSOC 时序要求
          4. 6.10.1.2.4 ADC 输入模型
            1. 6.10.1.2.4.1 单端输入模式参数
          5. 6.10.1.2.5 ADC 时序图
            1. 6.10.1.2.5.1 12 位模式下的 ADC 时序（SYSCLK 周期）
        3. 6.10.1.3 温度传感器电气数据和时序
          1. 6.10.1.3.1 温度传感器电气特征
      2. 6.10.2 比较器子系统 (CMPSS)
        1. 6.10.2.1 CMPSS 电气数据和时序
          1. 6.10.2.1.1 比较器电气特性
          2. 6.10.2.1.2 CMPSS DAC 静态电气特性
      3. 6.10.3 缓冲数模转换器 (DAC)
        1. 6.10.3.1 缓冲 DAC 电气数据和时序
          1. 6.10.3.1.1 缓冲 DAC 电气特性
        2. 6.10.3.2 CMPSS DAC 动态误差
    11. 6.11 控制外设
      1. 6.11.1 增强型采集 (eCAP)
        1. 6.11.1.1 eCAP 电气数据和时序
          1. 6.11.1.1.1 eCAP 时序要求
          2. 6.11.1.1.2 eCAP 开关特征
      2. 6.11.2 增强型脉宽调制器 (ePWM)
        1. 6.11.2.1 控制外设同步
        2. 6.11.2.2 ePWM 电气数据和时序
          1. 6.11.2.2.1 ePWM 时序要求
          2. 6.11.2.2.2 ePWM 开关特征
          3. 6.11.2.2.3 跳变区输入时序
            1. 6.11.2.2.3.1 跳变区输入时序要求
        3. 6.11.2.3 外部 ADC 转换启动电气数据和时序
          1. 6.11.2.3.1 外部 ADC 转换启动开关特征
      3. 6.11.3 增强型正交编码器脉冲 (eQEP)
        1. 6.11.3.1 eQEP 电气数据和时序
          1. 6.11.3.1.1 eQEP 时序要求
          2. 6.11.3.1.2 eQEP 开关特征
      4. 6.11.4 高分辨率脉宽调制器 (HRPWM)
        1. 6.11.4.1 HRPWM 电气数据和时序
          1. 6.11.4.1.1 高分辨率 PWM 时序要求
          2. 6.11.4.1.2 高分辨率 PWM 特征
      5. 6.11.5 Σ-Δ 滤波器模块 (SDFM)
        1. 6.11.5.1 SDFM 电气数据和时序（使用 ASYNC）
          1. 6.11.5.1.1 使用异步 GPIO (ASYNC) 选项时的 SDFM 时序要求
        2. 6.11.5.2 SDFM 电气数据和时序（使用 3 样片 GPIO 输入限定）：
          1. 6.11.5.2.1 使用 GPIO 输入限定（3 样本窗口）选项时的 SDFM 时序要求
    12. 6.12 通信外设
      1. 6.12.1 控制器局域网络 (CAN)
      2. 6.12.2 内部集成电路 (I2C)
        1. 6.12.2.1 I2C 电气数据和时序
          1. 6.12.2.1.1 I2C 时序要求
          2. 6.12.2.1.2 I2C 开关特征
          3. 6.12.2.1.3 I2C 时序图
      3. 6.12.3 多通道缓冲串行端口 (McBSP)
        1. 6.12.3.1 McBSP 电气数据和时序
          1. 6.12.3.1.1 McBSP 传输和接收时序
            1. 6.12.3.1.1.1 McBSP 时序要求
            2. 6.12.3.1.1.2 McBSP 开关特征
          2. 6.12.3.1.2 McBSP 作为 SPI 主器件或从器件时序
            1. 6.12.3.1.2.1 McBSP 作为 SPI 主器件的时序要求
            2. 6.12.3.1.2.2 McBSP 作为 SPI 主器件开关特征
            3. 6.12.3.1.2.3 McBSP 作为 SPI 从器件的时序要求
            4. 6.12.3.1.2.4 McBSP 作为 SPI 从器件开关特性
      4. 6.12.4 串行通信接口 (SCI)
      5. 6.12.5 串行外设接口 (SPI)
        1. 6.12.5.1 SPI 电气数据和时序
          1. 6.12.5.1.1 SPI 主模式时序
            1. 6.12.5.1.1.1 SPI 主模式时序要求
            2. 6.12.5.1.1.2 SPI 主模式开关特征（时钟相位 = 0）
            3. 6.12.5.1.1.3 SPI 主模式开关特征（时钟相位 = 1）
          2. 6.12.5.1.2 SPI 从模式时序
            1. 6.12.5.1.2.1 SPI 从模式时序要求
            2. 6.12.5.1.2.2 SPI 从模式开关特征
      6. 6.12.6 通用串行总线(USB)控制器
        1. 6.12.6.1 USB 电气数据和时序
          1. 6.12.6.1.1 USB 输入端口 DP 和 DM 时序要求
          2. 6.12.6.1.2 USB 输出端口 DP 和 DM 开关特征
  8. 7 详细说明
    1. 7.1  概述
    2. 7.2  功能方框图
    3. 7.3  存储器
      1. 7.3.1 C28x 存储器映射
      2. 7.3.2 闪存映射
      3. 7.3.3 EMIF 芯片选择存储器映射
      4. 7.3.4 外设寄存器内存映射
      5. 7.3.5 存储器类型
        1. 7.3.5.1 专用 RAM（Mx 和 Dx RAM）
        2. 7.3.5.2 本地共享 RAM (LSx RAM)
        3. 7.3.5.3 全局共享 RAM (GSx RAM)
        4. 7.3.5.4 CLA 消息 RAM (CLA MSGRAM)
    4. 7.4  识别
    5. 7.5  总线架构 - 外设连接
    6. 7.6  C28x 处理器
      1. 7.6.1 浮点单元
      2. 7.6.2 三角函数加速器
    7. 7.7  控制律加速器
    8. 7.8  直接存储器访问
    9. 7.9  引导 ROM 和外设引导
      1. 7.9.1 EMU 引导或仿真引导
      2. 7.9.2 等待引导模式
      3. 7.9.3 获取模式
      4. 7.9.4 引导加载器使用的外设引脚
    10. 7.10 双代码安全模块
    11. 7.11 计时器
    12. 7.12 带有看门狗计时器的非可屏蔽中断 (NMIWD)
    13. 7.13 看门狗
    14. 7.14 可配置逻辑块 (CLB)
    15. 7.15 功能安全
  9. 8 应用、实现和布局
    1. 8.1 应用和实施
    2. 8.2 器件主要特性
    3. 8.3 应用信息
      1. 8.3.1 典型应用
        1. 8.3.1.1 伺服驱动器控制模块
          1. 8.3.1.1.1 系统方框图
          2. 8.3.1.1.2 伺服驱动器控制模块资源
        2. 8.3.1.2 微型光伏逆变器
          1. 8.3.1.2.1 系统方框图
          2. 8.3.1.2.2 微型光伏逆变器资源
        3. 8.3.1.3 车载充电器 (OBC)
          1. 8.3.1.3.1 系统方框图
          2. 8.3.1.3.2 OBC 资源
        4. 8.3.1.4 电动汽车充电站电源模块
          1. 8.3.1.4.1 系统方框图
          2. 8.3.1.4.2 电动汽车充电站电源模块资源
        5. 8.3.1.5 高压牵引逆变器
          1. 8.3.1.5.1 系统方框图
          2. 8.3.1.5.2 高压牵引逆变器资源
        6. 8.3.1.6 单相在线 UPS
          1. 8.3.1.6.1 系统方框图
          2. 8.3.1.6.2 单相在线 UPS 资源
  10. 9 器件和文档支持
    1. 9.1 器件和开发支持工具命名规则
    2. 9.2 标记
    3. 9.3 工具与软件
    4. 9.4 文档支持
    5. 9.5 支持资源
    6. 9.6 商标
    7. 9.7 静电放电警告
    8. 9.8 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息
  13. 重要声明
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

Data Sheet

TMS320F2807x 实时微控制器

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

下载最新的英语版本

1 特性

  • TMS320C28x 32 位 CPU
    • 120MHz
    • IEEE 754 单精度浮点单元 (FPU)
    • 三角法数学单元 (TMU)
  • 可编程控制律加速器 (CLA)
    • 120MHz
    • IEEE 754 单精度浮点指令
    • 独立于主 CPU 执行代码
  • 片上存储器
    • 512KB (256KW) 闪存（ECC 保护）
    • 100KB (50KW) RAM（ECC 保护或奇偶校验保护）
    • 支持第三方开发的双区安全
    • 唯一识别号
  • 时钟和系统控制
    • 两个内部零引脚 10MHz 振荡器
    • 片上晶体振荡器
    • 窗口化看门狗计时器模块
    • 丢失时钟检测电路
  • 3.3V I/O，具有可用于 1.2V 内核电源的内部稳压器
  • 系统外设
    • 支持 ASRAM 和 SDRAM 的外部存储器接口 (EMIF)
    • 6 通道直接存储器存取 (DMA) 控制器
    • 多达 97 个具有输入滤波功能的独立可编程、多路复用通用输入/输出 (GPIO) 引脚
    • 扩展外设中断控制器 (ePIE)
    • 支持多个具有外部唤醒功能的低功耗模式 (LPM)
  • 通信外设
    • USB 2.0 (MAC + PHY)
    • 两个控制器局域网 (CAN) 模块（引脚可引导）
    • 三个高速（高达 30MHz）SPI 端口
      （引脚可引导）
    • 两个多通道缓冲串行端口 (McBSP)
    • 四个串行通信接口 (SCI/UART)（引脚可引导）
    • 两个 I2C 接口（引脚可引导）
  • 模拟子系统
    • 多达三个模数转换器 (ADC)
      • 12 位模式
        • 每个为 3.1MSPS（系统吞吐量高达 9.3MSPS）
        • 单端输入
        • 多达 17 个外部通道
      • 每个 ADC 上有一个采样保持 (S/H) 电路
      • ADC 转换的硬件集成后处理
        • 饱和偏移量校准
        • 设定点计算的误差
        • 具有中断功能的高电平、低电平和过零比较
        • 触发至采样延迟采集
    • 八个具有 12 位数模转换器 (DAC) 参考的窗口比较器
    • 三个 12 位缓冲 DAC 输出
  • 增强型控制外设
    • 具有增强特性的 24 个 PWM 通道
    • 16 个高分辨率脉宽调制器 (HRPWM) 通道
      • 8 个 PWM 模块的 A、B 通道均具有高分辨率
      • 死区支持（对于标准和高分辨率均支持）
    • 6 个增强型采集 (eCAP) 模块
    • 3 个增强型正交编码器脉冲 (eQEP) 模块
    • 多达 8 个 Σ-Δ 滤波器模块 (SDFM) 输入通道，每通道有 2 个并联滤波器
      • 标准 SDFM 数据滤波
      • 用于快速响应超范围情况的比较器滤波器
  • 可配置逻辑块 (CLB)
    • 增强现有外设功能
    • 支持位置管理器解决方案
  • 符合功能安全标准
    • 专为功能安全应用开发
    • 提供的文档有助于使 ISO 26262 系统设计符合 ASIL D、IEC 61508 SIL 3、IEC 60730 C 类和 UL 1998 2 类标准
    • 硬件完整性高达 ASIL B 和 SIL 2 级
  • 安全相关认证
    • 通过 TUV SUD 进行， ISO 26262 认证达到 ASIL B 级且 IEC 61508 认证达到 SIL 2 级
  • 封装选项：
    • 176 引脚 PowerPAD™ 热增强型低剖面四通道扁平封装 (HLQFP) [PTP 后缀]
    • 100 引脚 PowerPAD 热增强型薄型四通道扁平封装 (HTQFP) [PZP 后缀]
  • 硬件内置自检 (HWBIST)
  • 温度选项：
    • T：–40°C 至 105°C 结温
    • S：–40°C 至 125°C 结温
    • Q：–40°C 至 125°C 的自然通风下
      （汽车应用的 AEC Q100 合格认证）

2 应用

  • 中距离/短距离雷达
  • 牵引逆变器电机控制
  • HVAC 大型商用电机控制
  • 自动分拣设备
  • CNC 控制
  • 交流充电（桩）站
  • 直流充电（桩）站
  • 电动汽车充电站电源模块
  • 能量存储电源转换系统 (PCS)
  • 中央逆变器
  • 太阳能电源优化器
  • 串式逆变器
  • 逆变器和电机控制
  • 车载充电器 (OBC) 和无线充电器
  • 交流驱动器控制模块
  • 交流驱动器功率级模块
  • 线性电机功率级
  • 伺服驱动器控制模块
  • 交流输入 BLDC 电机驱动器
  • 直流输入 BLDC 电机驱动器
  • 工业交流-直流
  • 三相 UPS

3 说明

C2000™ 32 位微控制器针对处理、感应和驱动进行了优化，可提高实时控制应用（如工业电机驱动器、光伏逆变器和数字电源、电动汽车和运输、电机控制以及感应和信号处理）的闭环性能。C2000 系列包括高级性能 MCU 和入门级性能 MCU。

TMS320F2807x 微控制器产品系列适用于高级闭环控制应用，例如工业电机驱动器、光伏逆变器和数字电源、电动汽车和运输以及感应和信号处理。为了加速应用开发，提供了适用于 C2000 MCU 的 DigitalPower 软件开发套件 (SDK) 和适用于 C2000™ MCU 的 MotorControl 软件开发套件 (SDK)。

F2807x 是基于 TI 业内领先 C28x 内核的 32 位浮点微控制器。此内核通过三角运算硬件加速器得到了提升，该加速器利用 CPU 指令（如正弦、余弦和反正切函数）提高了转矩环路和位置计算中常见的基于三角运算的算法性能。

F2807x 微控制器产品系列具有 CLA 实时控制协处理器。CLA 是一款独立的 32 位浮点处理器，运行速度与主 CPU 相同。该 CLA 对外设触发器作出响应，并与主 C28x CPU 同时执行代码。这种并行处理功能可以有效地将实时控制系统的计算性能提高一倍。通过利用 CLA 为时间关键型功能提供服务，主 C28x CPU 自由地执行其他任务，如通信和诊断。

F2807x 器件支持高达 512KB (256KW) 的 ECC 保护板载闪存以及高达 100KB (50KW) 带奇偶校验的 SRAM。两个独立的安全区还可用于对主 C28x 进行 128 位代码保护。

模拟子系统配有多达三个 12 位 ADC，这三个 ADC 可同时管理三个独立的电源相位；同时配有多达八个窗口化比较器子系统 (CMPSS)，可在过压或过流条件下使 PWM 非常快速地直接跳变。此外，器件配有三个 12 位 DAC 以及精密控制外设，例如具有故障保护功能的增强型脉宽调制器 (ePWM)、eQEP 外设以及 eCAP 单元。

双控制器区域网 (CAN) 模块（符合 ISO 11898-1/CAN 2.0B 标准）等连接外设以及具有 MAC 和全速 PHY 的 USB 2.0 端口，使用户能够将通用串行总线 (USB) 连接到其应用中。

是否想详细了解 C2000 MCU 适用于实时控制系统的特性？查看使用 C2000™ 实时微控制器的基本开发指南，并访问 C2000™ 实时控制 MCU 页面。

C2000™ 实时控制微控制器 (MCU) 入门指南 涵盖了 C2000 器件开发中从硬件到支持资源的所有方面。除了主要的参考文档外，每个部分还提供了相关链接和资源，帮助用户进一步了解相关信息。

准备开始了吗？查看 TMDSCNCD28379D 或 LAUNCHXL-F28379D 评估板并下载 C2000Ware。

如需了解 C2000 MCU 的更多信息，请访问“C2000 概述”，网址为 www.ti.com/c2000。

封装信息
器件型号 封装(1) 封装尺寸(2) 封装尺寸
TMS320F28076 PTP（HLQFP，176） 26mm × 26mm 24mm × 24mm
PZP（HTQFP，100） 16mm × 16mm 14mm × 14mm
TMS320F28075 PTP（HLQFP，176） 26mm × 26mm 24mm × 24mm
PZP（HTQFP，100） 16mm × 16mm 14mm × 14mm
(1) 如需了解更多信息，请参阅机械、封装和可订购信息。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。

 

3.1 功能方框图

功能方框图展示了 CPU 系统及关联的外设。

GUID-1125782B-8235-4CAD-95DB-E134856F5163-low.gif图 3-1 功能方框图

4 器件比较

表 4-1 列出了每个 2807x 器件的特性。

表 4-1 器件比较
特性(1) 28076
 28075
28075-Q1
封装类型（PTP 为 HLQFP 封装。PZP 为 HTQFP 封装。） 176 引脚 PTP 100 引脚 PZP 176 引脚 PTP 100 引脚 PZP
处理器和加速器
C28x 数量 1
频率 (MHz) 120
浮点单元 (FPU) 是
TMU - 0 类 是
CLA - 1 类 数量 1
频率 (MHz) 120
6 通道直接存储器存取 (DMA) - 0 类 1
存储器
闪存（16 位字） 512KB (256KW)
RAM（16 位字） 专用和本地共享 RAM 36KB (18KW)
全局共享 RAM 64KB (32KW)
总 RAM 100KB (50KW)
片上闪存、RAM 和 OTP 模块的代码安全性 是
引导 ROM 是
系统
可配置逻辑块 (CLB) 4 个逻辑块 否
32 位 CPU 计时器 3
看门狗计时器 1
非可屏蔽中断看门狗 (NMIWD) 计时器 1
晶体振荡器/外部时钟输入 1
0 引脚内部振荡器 2
I/O 引脚 GPIO 97 41 97 41
外部中断 5
EMIF EMIF1（16 位或 32 位） 1 – 1 –
模拟外设
ADC 12 位模式 MSPS 3.1
转换时间 (ns)(2) 325
输入引脚 17 14 17 14
12 位 ADC 的数量 3 2 3 2
温度传感器 1
CMPSS（每个 CMPSS 都有两个比较器和两个内部 DAC） 8 4 8 4
缓冲 DAC 3
控制外设(3)
eCAP 输入 - 0 类 6
ePWM 通道 - 4 类 24 15 24 15
eQEP 模块 - 0 类 3 2 3 2
高分辨率 ePWM 通道 - 4 类 16 9 16 9
Σ-Δ 滤波器模块 (SDFM) 通道 8 6 8 6
通信外设(3)
控制器局域网 (CAN) - 0 类(4) 2
内部集成电路 (I2C) - 0 类 2
多通道缓冲串行端口 (McBSP) - 1 类 2
串行通信接口 (SCI) - 0 类（UART 兼容） 4 3 4 3
串行外设接口 (SPI) - 2 类 3
通用串行总线 (USB) – 0 类 1
温度和合格认证
结温 (TJ) T：-40°C 至 105°C 否 是
S：-40°C 至 125°C 是
Q：-40°C 至 150°C(5) 否 是
自然通风温度 (TA) Q：-40°C 至 125°C(5) 否 是
(1) 一个类型变化代表一个外设模块中的主要功能特性差异。在一个外设类型内，器件之间会有细微差异，但不会影响模块的基本功能性。有关更多信息，请参阅 C2000 实时控制外设参考指南。
(2) 从采样保持窗口开始到下一次转换的采样保持窗口开始之间的时间。
(3) 对于采用多个封装的器件，较小封装中列出的外设数量会减少，因为较小封装中的可用器件引脚较少。与器件型号内提供的最大封装相比，器件内部存在的外设数量并未减少。有关确定哪些外设实例可以在较小封装中的引脚上访问，请参阅节 5。
(4) CAN 模块使用称为 D_CAN 的 IP。本文档交替使用名称 CAN 和 D_CAN 来引用此外设。
(5) 字母“Q”是指针对汽车应用的 AEC Q100 认证。
 

4.1 相关产品

有关类似产品的信息，请参阅以下链接：

TMS320F2807x 微控制器
F2807x 系列提供了最佳性能，最大引脚计数、闪存大小和外设选项。F2807x 系列包括最新一代加速器、ePWM 外设和模拟技术。

TMS320F28004x 微控制器
F28004x 系列是 F2807x 系列的精简版，具有最新一代的增强性能。F28004x 系列是使用 F2806x 系列的最佳路线图选项。提供 InstaSPIN-FOC 和可配置逻辑块 (CLB) 版本。

5 引脚配置和功能

5.1 引脚图

图 5-1 展示了 176 引脚 PTP PowerPAD Thermally Enhanced Low-Profile Quad Flatpack 上的引脚分配。图 5-2 显示了 100 引脚 PZP PowerPAD Thermally Enhanced Low-Profile Quad Flatpack （热增强型低剖面四通道扁平封装）上的引脚分配。

GUID-91B79577-7E25-417B-BE52-7C5C4D57CC66-low.gif
A. GPIO 引脚上仅显示 GPIO 功能。有关完整的多路复用信号名称，请参阅节 5.2.1。
图 5-1 176 引脚 PTP PowerPAD Thermally Enhanced Low-Profile Quad Flatpack（顶视图）
GUID-B3E885A1-0636-462B-B56D-511CF0EB036F-low.gif
A. GPIO 引脚上仅显示 GPIO 功能。有关完整的多路复用信号名称，请参阅节 5.2.1。
图 5-2 100 引脚 PZP PowerPAD HTQFP（顶视图）
注：

PowerPAD™ 封装的外露引线框裸片焊盘有两个功能：从芯片散热和为数字接地提供接地路径（通过专用引脚提供模拟接地）。因此，PowerPAD 应焊接到 PCB 的接地 (GND) 平面，因为这将提供数字接地路径和良好的热传导路径。为了使 PowerPAD 封装中设计的热效率得到最佳利用，在设计 PCB 时必须考虑到这种技术。在 PowerPAD 主体正下方的 PCB 表面上需要散热焊盘。散热焊盘应焊接到 PowerPAD 封装的外露引线框裸片焊盘上；散热焊盘应尽可能大，以散发所需的热量。应使用一组散热过孔将散热焊盘与电路板的内部 GND 平面连接。请参阅 PowerPAD™ 热增强型封装，了解有关使用 PowerPAD 封装的更多详细信息。

注：

PCB 封装和原理图符号都能以厂商中立格式下载，然后可以将其导出到先进的 EDA CAD/CAE 设计工具。请参阅“封装”部分下每个器件的产品文件夹中的“CAD/CAE 符号”小节。也可以在 https://webench.ti.com/cad/ 上搜索这些封装和符号。

5.2 信号说明

节 5.2.1对这些信号进行了说明。除非另有说明，否则复位时默认为 GPIO 功能。下述列出的外设信号是备用功能。有些外设功能并非在所有器件上都可用。有关详细信息，请参阅表 4-1。所有 GPIO 引脚都为 I/O/Z 且有内部上拉电阻器，可在每个引脚上有选择性地启用/禁用。这一特性只适用于 GPIO 引脚。复位时上拉电阻器未启用。

5.2.1 信号说明

表 5-1 信号说明
终端I/O/Z(1)说明
名称多路复用器位置PTP
引脚
编号		PZP
引脚
编号
ADC、DAC 和比较器信号
VREFHIA3719IADC-A 高基准电压。必须由外部电路将此电压驱动至该引脚。在此引脚上放置至少一个 1µF 电容器。此电容器应放置在 VREFHIA 和 VREFLOA 引脚之间且尽可能靠近器件。
注意：请勿从外部加载此引脚。
VREFHIB5337IADC-B 高基准电压。必须由外部电路将此电压驱动至该引脚。在此引脚上放置至少一个 1µF 电容器。此电容器应放置在 VREFHIB 和 VREFLOB 引脚之间且尽可能靠近器件。
注意：请勿从外部加载此引脚。
VREFHID55–IADC-D 高基准电压。必须由外部电路将此电压驱动至该引脚。在此引脚上放置至少一个 1µF 电容器。此电容器应放置在 VREFHID 和 VREFLOD 引脚之间且尽可能靠近器件。
注意：请勿从外部加载此引脚。
VREFLOA3317IADC-A 低基准电压。
在 PZP 封装上，引脚 17 双键连接至 VSSA 和 VREFLOA。在 PZP 封装上，引脚 17 必须连接到系统板上的 VSSA 。
VREFLOB5034IADC-B 低基准电压
VREFLOD51–IADC-D 低基准电压
ADCIN144426I到所有 ADC 的输入 14。此引脚可用作通用 ADCIN 引脚或可用于通过外部基准对 ADC 进行校准。
CMPIN4PI比较器 4 正输入
ADCIN154527I到所有 ADC 的输入 15。此引脚可用作通用 ADCIN 引脚或可用于通过外部基准对 ADC 进行校准。
CMPIN4NI比较器 4 负输入
ADCINA04325IADC-A 输入 0。在 ADC 输入或 DAC 输出模式中，此引脚上有一个无法禁用的 50kΩ 内部下拉电阻器。
DACOUTAODAC-A 输出
ADCINA14224IADC-A 输入 1。在 ADC 输入或 DAC 输出模式中，此引脚上有一个无法禁用的 50kΩ 内部下拉电阻器。
DACOUTBODAC-B 输出
ADCINA24123IADC-A 输入 2
CMPIN1PI比较器 1 正输入
ADCINA34022IADC-A 输入 3
CMPIN1NI比较器 1 负输入
ADCINA43921IADC-A 输入 4
CMPIN2PI比较器 2 正输入
ADCINA53820IADC-A 输入 5
CMPIN2NI比较器 2 负输入
ADCINB04628IADC-B 输入 0。在 ADC 输入或 DAC 基准模式中，此引脚上有一个连接至 VSSA 且无法禁用的 100pF 电容器。如果将此引脚用作片上 DAC 的基准，请在此引脚上放置至少一个 1µF 电容器。
VDACI片上 DAC 的可选外部基准电压。在 ADC 输入或 DAC 基准模式中，此引脚上有一个连接至 VSSA 且无法禁用的 100pF 电容器。如果将此引脚用作片上 DAC 的基准，请在此引脚上放置至少一个 1µF 电容器。
ADCINB14729IADC-B 输入 1。在 ADC 输入或 DAC 输出模式中，此引脚上有一个无法禁用的 50kΩ 内部下拉电阻器。
DACOUTCODAC-C 输出
ADCINB24830IADC-B 输入 2
CMPIN3PI比较器 3 正输入
ADCINB34931IADC-B 输入 3
CMPIN3NI比较器 3 负输入
ADCINB4–32IADC-B 输入 4
ADCINB5–33IADC-B 输入 5
CMPIN6P31–I比较器 6 正输入
CMPIN6N30–I比较器 6 负输入
CMPIN5P29–I比较器 5 正输入
ADCIND056–IADC-D 输入 0
CMPIN7PI比较器 7 正输入
ADCIND157–IADC-D 输入 1
CMPIN7NI比较器 7 负输入
ADCIND258–IADC-D 输入 2
CMPIN8PI比较器 8 正输入
ADCIND359–IADC-D 输入 3
CMPIN8NI比较器 8 负输入
ADCIND460–IADC-D 输入 4
GPIO 和外设信号
GPIO00、4、8、12160–I/O通用输入/输出 0
EPWM1A1O增强型 PWM1 输出 A（支持 HRPWM）
SDAA6I/ODI2C-A 数据开漏双向端口
GPIO10、4、8、12161–I/O通用输入/输出 1
EPWM1B1O增强型 PWM1 输出 B（支持 HRPWM）
MFSRB3I/OMcBSP-B 接收帧同步
SCLA6I/ODI2C-A 时钟开漏双向端口
GPIO20、4、8、1216291I/O通用输入/输出 2
EPWM2A1O增强型 PWM2 输出 A（支持 HRPWM）
OUTPUTXBAR15O输出 XBAR 的输出 1
SDAB6I/ODI2C-B 数据开漏双向端口
GPIO30、4、8、1216392I/O通用输入/输出 3
EPWM2B1O增强型 PWM2 输出 B（支持 HRPWM）
OUTPUTXBAR22O输出 XBAR 的输出 2
MCLKRB3I/OMcBSP-B 接收时钟
OUTPUTXBAR25O输出 XBAR 的输出 2
SCLB6I/ODI2C-B 时钟开漏双向端口
GPIO40、4、8、1216493I/O通用输入/输出 4
EPWM3A1O增强型 PWM3 输出 A（支持 HRPWM）
OUTPUTXBAR35O输出 XBAR 的输出 3
CANTXA6OCAN-A 发送
GPIO50、4、8、12165–I/O通用输入/输出 5
EPWM3B1O增强型 PWM3 输出 B（支持 HRPWM）
MFSRA2I/OMcBSP-A 接收帧同步
OUTPUTXBAR33O输出 XBAR 的输出 3
CANRXA6ICAN-A 接收
GPIO60、4、8、12166–I/O通用输入/输出 6
EPWM4A1O增强型 PWM4 输出 A（支持 HRPWM）
OUTPUTXBAR42O输出 XBAR 的输出 4
EXTSYNCOUT3O外部 ePWM 同步脉冲输出
EQEP3A5I增强型 QEP3 输入 A
CANTXB6OCAN-B 发送
GPIO70、4、8、12167–I/O通用输入/输出 7
EPWM4B1O增强型 PWM4 输出 B（支持 HRPWM）
MCLKRA2I/OMcBSP-A 接收时钟
OUTPUTXBAR53O输出 XBAR 的输出 5
EQEP3B5I增强型 QEP3 输入 B
CANRXB6ICAN-B 接收
GPIO80、4、8、1218–I/O通用输入/输出 8
EPWM5A1O增强型 PWM5 输出 A（支持 HRPWM）
CANTXB2OCAN-B 发送
ADCSOCAO3O外部 ADC 的 ADC 转换启动 A 输出
EQEP3S5I/O增强型 QEP3 选通
SCITXDA6OSCI-A 发送数据
GPIO90、4、8、1219–I/O通用输入/输出 9
EPWM5B1O增强型 PWM5 输出 B（支持 HRPWM）
SCITXDB2OSCI-B 发送数据
OUTPUTXBAR63O输出 XBAR 的输出 6
EQEP3I5I/O增强型 QEP3 索引
SCIRXDA6ISCI-A 接收数据
GPIO100、4、8、121100I/O通用输入/输出 10
EPWM6A1O增强型 PWM6 输出 A（支持 HRPWM）
CANRXB2ICAN-B 接收
ADCSOCBO3O外部 ADC 的 ADC 转换启动 B 输出
EQEP1A5I增强型 QEP1 输入 A
SCITXDB6OSCI-B 发送数据
GPIO110、4、8、1221I/O通用输入/输出 11
EPWM6B1O增强型 PWM6 输出 B（支持 HRPWM）
SCIRXDB2、6ISCI-B 接收数据
OUTPUTXBAR73O输出 XBAR 的输出 7
EQEP1B5I增强型 QEP1 输入 B
GPIO120、4、8、1243I/O通用输入/输出 12
EPWM7A1O增强型 PWM7 输出 A（支持 HRPWM）
CANTXB2OCAN-B 发送
MDXB3OMcBSP-B 发送串行数据
EQEP1S5I/O增强型 QEP1 选通
SCITXDC6OSCI-C 发送数据
GPIO130、4、8、1254I/O通用输入/输出 13
EPWM7B1O增强型 PWM7 输出 B（支持 HRPWM）
CANRXB2ICAN-B 接收
MDRB3IMcBSP-B 接收串行数据
EQEP1I5I/O增强型 QEP1 索引
SCIRXDC6ISCI-C 接收数据
GPIO140、4、8、1265I/O通用输入/输出 14
EPWM8A1O增强型 PWM8 输出 A（支持 HRPWM）
SCITXDB2OSCI-B 发送数据
MCLKXB3I/OMcBSP-B 发送时钟
OUTPUTXBAR36O输出 XBAR 的输出 3
GPIO150、4、8、1276I/O通用输入/输出 15
EPWM8B1O增强型 PWM8 输出 B（支持 HRPWM）
SCIRXDB2ISCI-B 接收数据
MFSXB3I/OMcBSP-B 发送帧同步
OUTPUTXBAR46O输出 XBAR 的输出 4
GPIO160、4、8、1287I/O通用输入/输出 16
SPISIMOA1I/OSPI-A 从器件输入，主器件输出
CANTXB2OCAN-B 发送
OUTPUTXBAR73O输出 XBAR 的输出 7
EPWM9A5O增强型 PWM9 输出 A
SD1_D17IΣ-Δ 1 通道 1 数据输入
GPIO170、4、8、1298I/O通用输入/输出 17
SPISOMIA1I/OSPI-A 从器件输出，主器件输入
CANRXB2ICAN-B 接收
OUTPUTXBAR83O输出 XBAR 的输出 8
EPWM9B5O增强型 PWM9 输出 B
SD1_C17IΣ-Δ 1 通道 1 时钟输入
GPIO180、4、8、12109I/O通用输入/输出 18
SPICLKA1I/OSPI-A 时钟
SCITXDB2OSCI-B 发送数据
CANRXA3ICAN-A 接收
EPWM10A5O增强型 PWM10 输出 A
SD1_D27IΣ-Δ 1 通道 2 数据输入
GPIO190、4、8、121211I/O通用输入/输出 19
SPISTEA1I/OSPI-A 从器件发送使能
SCIRXDB2ISCI-B 接收数据
CANTXA3OCAN-A 发送
EPWM10B5O增强型 PWM10 输出 B
SD1_C27IΣ-Δ 1 通道 2 时钟输入
GPIO200、4、8、121312I/O通用输入/输出 20
EQEP1A1I增强型 QEP1 输入 A
MDXA2OMcBSP-A 发送串行数据
CANTXB3OCAN-B 发送
EPWM11A5O增强型 PWM11 输出 A
SD1_D37IΣ-Δ 1 通道 3 数据输入
GPIO210、4、8、121413I/O通用输入/输出 21
EQEP1B1I增强型 QEP1 输入 B
MDRA2IMcBSP-A 接收串行数据
CANRXB3ICAN-B 接收
EPWM11B5O增强型 PWM11 输出 B
SD1_C37IΣ-Δ 1 通道 3 时钟输入
GPIO220、4、8、1222–I/O通用输入/输出 22
EQEP1S1I/O增强型 QEP1 选通
MCLKXA2I/OMcBSP-A 发送时钟
SCITXDB3OSCI-B 发送数据
EPWM12A5O增强型 PWM12 输出 A
SPICLKB6I/OSPI-B 时钟
SD1_D47IΣ-Δ 1 通道 4 数据输入
GPIO230、4、8、1223–I/O通用输入/输出 23
EQEP1I1I/O增强型 QEP1 索引
MFSXA2I/OMcBSP-A 发送帧同步
SCIRXDB3ISCI-B 接收数据
EPWM12B5O增强型 PWM12 输出 B
SPISTEB6I/OSPI-B 从器件发送使能
SD1_C47IΣ-Δ 1 通道 4 时钟输入
GPIO240、4、8、1224–I/O通用输入/输出 24
OUTPUTXBAR11O输出 XBAR 的输出 1
EQEP2A2I增强型 QEP2 输入 A
MDXB3OMcBSP-B 发送串行数据
SPISIMOB6I/OSPI-B 从器件输入，主器件输出
SD2_D17IΣ-Δ 2 通道 1 数据输入
GPIO250、4、8、1225–I/O通用输入/输出 25
OUTPUTXBAR21O输出 XBAR 的输出 2
EQEP2B2I增强型 QEP2 输入 B
MDRB3IMcBSP-B 接收串行数据
SPISOMIB6I/OSPI-B 从器件输出，主器件输入
SD2_C17IΣ-Δ 2 通道 1 时钟输入
GPIO260、4、8、1227–I/O通用输入/输出 26
OUTPUTXBAR31O输出 XBAR 的输出 3
EQEP2I2I/O增强型 QEP2 索引
MCLKXB3I/OMcBSP-B 发送时钟
OUTPUTXBAR35O输出 XBAR 的输出 3
SPICLKB6I/OSPI-B 时钟
SD2_D27IΣ-Δ 2 通道 2 数据输入
GPIO270、4、8、1228–I/O通用输入/输出 27
OUTPUTXBAR41O输出 XBAR 的输出 4
EQEP2S2I/O增强型 QEP2 选通
MFSXB3I/OMcBSP-B 发送帧同步
OUTPUTXBAR45O输出 XBAR 的输出 4
SPISTEB6I/OSPI-B 从器件发送使能
SD2_C27IΣ-Δ 2 通道 2 时钟输入
GPIO280、4、8、1264–I/O通用输入/输出 28
SCIRXDA1ISCI-A 接收数据
EM1CS42O外部存储器接口 1 芯片选择 4
OUTPUTXBAR55O输出 XBAR 的输出 5
EQEP3A6I增强型 QEP3 输入 A
SD2_D37IΣ-Δ 2 通道 3 数据输入
GPIO290、4、8、1265–I/O通用输入/输出 29
SCITXDA1OSCI-A 发送数据
EM1SDCKE2O外部存储器接口 1 SDRAM 时钟使能
OUTPUTXBAR65O输出 XBAR 的输出 6
EQEP3B6I增强型 QEP3 输入 B
SD2_C37IΣ-Δ 2 通道 3 时钟输入
GPIO300、4、8、1263–I/O通用输入/输出 30
CANRXA1ICAN-A 接收
EM1CLK2O外部存储器接口 1 时钟
OUTPUTXBAR75O输出 XBAR 的输出 7
EQEP3S6I/O增强型 QEP3 选通
SD2_D47IΣ-Δ 2 通道 4 数据输入
GPIO310、4、8、1266–I/O通用输入/输出 31
CANTXA1OCAN-A 发送
EM1WE2O外部存储器接口 1 写入使能
OUTPUTXBAR85O输出 XBAR 的输出 8
EQEP3I6I/O增强型 QEP3 索引
SD2_C47IΣ-Δ 2 通道 4 时钟输入
GPIO320、4、8、1267–I/O通用输入/输出 32
SDAA1I/ODI2C-A 数据开漏双向端口
EM1CS02O外部存储器接口 1 芯片选择 0
GPIO330、4、8、1269–I/O通用输入/输出 33
SCLA1I/ODI2C-A 时钟开漏双向端口
EM1RNW2O外部存储器接口 1 读/不写
GPIO340、4、8、1270–I/O通用输入/输出 34
OUTPUTXBAR11O输出 XBAR 的输出 1
EM1CS22O外部存储器接口 1 芯片选择 2
SDAB6I/ODI2C-B 数据开漏双向端口
GPIO350、4、8、1271–I/O通用输入/输出 35
SCIRXDA1ISCI-A 接收数据
EM1CS32O外部存储器接口 1 芯片选择 3
SCLB6I/ODI2C-B 时钟开漏双向端口
GPIO360、4、8、1283–I/O通用输入/输出 36
SCITXDA1OSCI-A 发送数据
EM1WAIT2I外部存储器接口 1 异步 SRAM WAIT
CANRXA6ICAN-A 接收
GPIO370、4、8、1284–I/O通用输入/输出 37
OUTPUTXBAR21O输出 XBAR 的输出 2
EM1OE2O外部存储器接口 1 输出使能
CANTXA6OCAN-A 发送
GPIO380、4、8、1285–I/O通用输入/输出 38
EM1A02O外部存储器接口 1 地址线 0
SCITXDC5OSCI-C 发送数据
CANTXB6OCAN-B 发送
GPIO390、4、8、1286–I/O通用输入/输出 39
EM1A12O外部存储器接口 1 地址线 1
SCIRXDC5ISCI-C 接收数据
CANRXB6ICAN-B 接收
GPIO400、4、8、1287–I/O通用输入/输出 40
EM1A22O外部存储器接口 1 地址线 2
SDAB6I/ODI2C-B 数据开漏双向端口
GPIO410、4、8、128951I/O通用输入/输出 41。对于使用休眠低功耗模式的应用，此引脚用作GPIOHIBWAKE信号。有关详细信息，请参阅 TMS320F2807x 实时微控制器技术参考手册 的“系统控制”一章中的“低功耗模式”一节。
EM1A32O外部存储器接口 1 地址线 3
SCLB6I/ODI2C-B 时钟开漏双向端口
GPIO420、4、8、1213073I/O通用输入/输出 42
SDAA6I/ODI2C-A 数据开漏双向端口
SCITXDA15OSCI-A 发送数据
USB0DM模拟I/OUSB PHY 差分数据
GPIO430、4、8、1213174I/O通用输入/输出 43
SCLA6I/ODI2C-A 时钟开漏双向端口
SCIRXDA15ISCI-A 接收数据
USB0DP模拟I/OUSB PHY 差分数据
GPIO440、4、8、12113–I/O通用输入/输出 44
EM1A42O外部存储器接口 1 地址线 4
GPIO450、4、8、12115–I/O通用输入/输出 45
EM1A52O外部存储器接口 1 地址线 5
GPIO460、4、8、12128–I/O通用输入/输出 46
EM1A62O外部存储器接口 1 地址线 6
SCIRXDD6ISCI-D 接收数据
GPIO470、4、8、12129–I/O通用输入/输出 47
EM1A72O外部存储器接口 1 地址线 7
SCITXDD6OSCI-D 发送数据
GPIO480、4、8、1290–I/O通用输入/输出 48
OUTPUTXBAR31O输出 XBAR 的输出 3
EM1A82O外部存储器接口 1 地址线 8
SCITXDA6OSCI-A 发送数据
SD1_D17IΣ-Δ 1 通道 1 数据输入
GPIO490、4、8、1293–I/O通用输入/输出 49
OUTPUTXBAR41O输出 XBAR 的输出 4
EM1A92O外部存储器接口 1 地址线 9
SCIRXDA6ISCI-A 接收数据
SD1_C17IΣ-Δ 1 通道 1 时钟输入
GPIO500、4、8、1294–I/O通用输入/输出 50
EQEP1A1I增强型 QEP1 输入 A
EM1A102O外部存储器接口 1 地址线 10
SPISIMOC6I/OSPI-C 从器件输入，主器件输出
SD1_D27IΣ-Δ 1 通道 2 数据输入
GPIO510、4、8、1295–I/O通用输入/输出 51
EQEP1B1I增强型 QEP1 输入 B
EM1A112O外部存储器接口 1 地址线 11
SPISOMIC6I/OSPI-C 从器件输出，主器件输入
SD1_C27IΣ-Δ 1 通道 2 时钟输入
GPIO520、4、8、1296–I/O通用输入/输出 52
EQEP1S1I/O增强型 QEP1 选通
EM1A122O外部存储器接口 1 地址线 12
SPICLKC6I/OSPI-C 时钟
SD1_D37IΣ-Δ 1 通道 3 数据输入
GPIO530、4、8、1297–I/O通用输入/输出 53
EQEP1I1I/O增强型 QEP1 索引
EM1D312I/O外部存储器接口 1 数据线 31
SPISTEC6I/OSPI-C 从器件发送使能
SD1_C37IΣ-Δ 1 通道 3 时钟输入
GPIO540、4、8、1298–I/O通用输入/输出 54
SPISIMOA1I/OSPI-A 从器件输入，主器件输出
EM1D302I/O外部存储器接口 1 数据线 30
EQEP2A5I增强型 QEP2 输入 A
SCITXDB6OSCI-B 发送数据
SD1_D47IΣ-Δ 1 通道 4 数据输入
GPIO550、4、8、12100–I/O通用输入/输出 55
SPISOMIA1I/OSPI-A 从器件输出，主器件输入
EM1D292I/O外部存储器接口 1 数据线 29
EQEP2B5I增强型 QEP2 输入 B
SCIRXDB6ISCI-B 接收数据
SD1_C47IΣ-Δ 1 通道 4 时钟输入
GPIO560、4、8、12101–I/O通用输入/输出 56
SPICLKA1I/OSPI-A 时钟
EM1D282I/O外部存储器接口 1 数据线 28
EQEP2S5I/O增强型 QEP2 选通
SCITXDC6OSCI-C 发送数据
SD2_D17IΣ-Δ 2 通道 1 数据输入
GPIO570、4、8、12102–I/O通用输入/输出 57
SPISTEA1I/OSPI-A 从器件发送使能
EM1D272I/O外部存储器接口 1 数据线 27
EQEP2I5I/O增强型 QEP2 索引
SCIRXDC6ISCI-C 接收数据
SD2_C17IΣ-Δ 2 通道 1 时钟输入
GPIO580、4、8、1210352I/O通用输入/输出 58
MCLKRA1I/OMcBSP-A 接收时钟
EM1D262I/O外部存储器接口 1 数据线 26
OUTPUTXBAR15O输出 XBAR 的输出 1
SPICLKB6I/OSPI-B 时钟
SD2_D27IΣ-Δ 2 通道 2 数据输入
SPISIMOA15I/OSPI-A 从器件输入，主器件输出(2)
GPIO590、4、8、1210453I/O通用输入/输出 59(3)
MFSRA1I/OMcBSP-A 接收帧同步
EM1D252I/O外部存储器接口 1 数据线 25
OUTPUTXBAR25O输出 XBAR 的输出 2
SPISTEB6I/OSPI-B 从器件发送使能
SD2_C27IΣ-Δ 2 通道 2 时钟输入
SPISOMIA15I/OSPI-A 从器件输出，主器件输入(2)
GPIO600、4、8、1210554I/O通用输入/输出 60
MCLKRB1I/OMcBSP-B 接收时钟
EM1D242I/O外部存储器接口 1 数据线 24
OUTPUTXBAR35O输出 XBAR 的输出 3
SPISIMOB6I/OSPI-B 从器件输入，主器件输出
SD2_D37IΣ-Δ 2 通道 3 数据输入
SPICLKA15I/OSPI-A 时钟(2)
GPIO610、4、8、1210756I/O通用输入/输出 61(3)
MFSRB1I/OMcBSP-B 接收帧同步
EM1D232I/O外部存储器接口 1 数据线 23
OUTPUTXBAR45O输出 XBAR 的输出 4
SPISOMIB6I/OSPI-B 从器件输出，主器件输入
SD2_C37IΣ-Δ 2 通道 3 时钟输入
SPISTEA15I/OSPI-A 从器件发送使能(2)
GPIO620、4、8、1210857I/O通用输入/输出 62
SCIRXDC1ISCI-C 接收数据
EM1D222I/O外部存储器接口 1 数据线 22
EQEP3A5I增强型 QEP3 输入 A
CANRXA6ICAN-A 接收
SD2_D47IΣ-Δ 2 通道 4 数据输入
GPIO630、4、8、1210958I/O通用输入/输出 63
SCITXDC1OSCI-C 发送数据
EM1D212I/O外部存储器接口 1 数据线 21
EQEP3B5I增强型 QEP3 输入 B
CANTXA6OCAN-A 发送
SD2_C47IΣ-Δ 2 通道 4 时钟输入
SPISIMOB15I/OSPI-B 从器件输入，主器件输出(2)
GPIO640、4、8、1211059I/O通用输入/输出 64(3)
EM1D202I/O外部存储器接口 1 数据线 20
EQEP3S5I/O增强型 QEP3 选通
SCIRXDA6ISCI-A 接收数据
SPISOMIB15I/OSPI-B 从器件输出，主器件输入(2)
GPIO650、4、8、1211160I/O通用输入/输出 65
EM1D192I/O外部存储器接口 1 数据线 19
EQEP3I5I/O增强型 QEP3 索引
SCITXDA6OSCI-A 发送数据
SPICLKB15I/OSPI-B 时钟(2)
GPIO660、4、8、1211261I/O通用输入/输出 66(3)
EM1D182I/O外部存储器接口 1 数据线 18
SDAB6I/ODI2C-B 数据开漏双向端口
SPISTEB15I/OSPI-B 从器件发送使能(2)
GPIO670、4、8、12132–I/O通用输入/输出 67
EM1D172I/O外部存储器接口 1 数据线 17
GPIO680、4、8、12133–I/O通用输入/输出 68
EM1D162I/O外部存储器接口 1 数据线 16
GPIO690、4、8、1213475I/O通用输入/输出 69
EM1D152I/O外部存储器接口 1 数据线 15
SCLB6I/ODI2C-B 时钟开漏双向端口
SPISIMOC15I/OSPI-C 从器件输入，主器件输出(2)
GPIO700、4、8、1213576I/O通用输入/输出 70(3)
EM1D142I/O外部存储器接口 1 数据线 14
CANRXA5ICAN-A 接收
SCITXDB6OSCI-B 发送数据
SPISOMIC15I/OSPI-C 从器件输出，主器件输入(2)
GPIO710、4、8、1213677I/O通用输入/输出 71
EM1D132I/O外部存储器接口 1 数据线 13
CANTXA5OCAN-A 发送
SCIRXDB6ISCI-B 接收数据
SPICLKC15I/OSPI-C 时钟(2)
GPIO720、4、8、1213980I/O通用输入/输出 72。(3) 这是出厂默认引导模式选择引脚 1。
EM1D122I/O外部存储器接口 1 数据线 12
CANTXB5OCAN-B 发送
SCITXDC6OSCI-C 发送数据
SPISTEC15I/OSPI-C 从器件发送使能(2)
GPIO730、4、8、1214081I/O通用输入/输出 73
EM1D112I/O外部存储器接口 1 数据线 11
XCLKOUT3O/Z外部时钟输出。此引脚从器件中输出所选时钟信号的分频版本。使用 CLKSRCCTL3.XCLKOUTSEL 位字段选择时钟信号，而使用 XCLKOUTDIVSEL.XCLKOUTDIV 位字段选择分频比。
CANRXB5ICAN-B 接收
SCIRXDC6ISCI-C 接收
GPIO740、4、8、12141–I/O通用输入/输出 74
EM1D102I/O外部存储器接口 1 数据线 10
GPIO750、4、8、12142–I/O通用输入/输出 75
EM1D92I/O外部存储器接口 1 数据线 9
GPIO760、4、8、12143–I/O通用输入/输出 76
EM1D82I/O外部存储器接口 1 数据线 8
SCITXDD6OSCI-D 发送数据
GPIO770、4、8、12144–I/O通用输入/输出 77
EM1D72I/O外部存储器接口 1 数据线 7
SCIRXDD6ISCI-D 接收数据
GPIO780、4、8、1214582I/O通用输入/输出 78
EM1D62I/O外部存储器接口 1 数据线 6
EQEP2A6I增强型 QEP2 输入 A
GPIO790、4、8、12146–I/O通用输入/输出 79
EM1D52I/O外部存储器接口 1 数据线 5
EQEP2B6I增强型 QEP2 输入 B
GPIO800、4、8、12148–I/O通用输入/输出 80
EM1D42I/O外部存储器接口 1 数据线 4
EQEP2S6I/O增强型 QEP2 选通
GPIO810、4、8、12149–I/O通用输入/输出 81
EM1D32I/O外部存储器接口 1 数据线 3
EQEP2I6I/O增强型 QEP2 索引
GPIO820、4、8、12150–I/O通用输入/输出 82
EM1D22I/O外部存储器接口 1 数据线 2
GPIO830、4、8、12151–I/O通用输入/输出 83
EM1D12I/O外部存储器接口 1 数据线 1
GPIO840、4、8、1215485I/O通用输入/输出 84。这是出厂默认引导模式选择引脚 0。
SCITXDA5OSCI-A 发送数据
MDXB6OMcBSP-B 发送串行数据
MDXA15OMcBSP-A 发送串行数据
GPIO850、4、8、1215586I/O通用输入/输出 85
EM1D02I/O外部存储器接口 1 数据线 0
SCIRXDA5ISCI-A 接收数据
MDRB6IMcBSP-B 接收串行数据
MDRA15IMcBSP-A 接收串行数据
GPIO860、4、8、1215687I/O通用输入/输出 86
EM1A132O外部存储器接口 1 地址线 13
EM1CAS3O外部存储器接口 1 列地址选通
SCITXDB5OSCI-B 发送数据
MCLKXB6I/OMcBSP-B 发送时钟
MCLKXA15I/OMcBSP-A 发送时钟
GPIO870、4、8、1215788I/O通用输入/输出 87
EM1A142O外部存储器接口 1 地址线 14
EM1RAS3O外部存储器接口 1 行地址选通
SCIRXDB5ISCI-B 接收数据
MFSXB6I/OMcBSP-B 发送帧同步
MFSXA15I/OMcBSP-A 发送帧同步
GPIO880、4、8、12170–I/O通用输入/输出 88
EM1A152O外部存储器接口 1 地址线 15
EM1DQM03O外部存储器接口 1 字节 0 的输入/输出掩码
GPIO890、4、8、1217196I/O通用输入/输出 89
EM1A162O外部存储器接口 1 地址线 16
EM1DQM13O外部存储器接口 1 字节 1 的输入/输出掩码
SCITXDC6OSCI-C 发送数据
GPIO900、4、8、1217297I/O通用输入/输出 90
EM1A172O外部存储器接口 1 地址线 17
EM1DQM23O外部存储器接口 1 字节 2 的输入/输出掩码
SCIRXDC6ISCI-C 接收数据
GPIO910、4、8、1217398I/O通用输入/输出 91
EM1A182O外部存储器接口 1 地址线 18
EM1DQM33O外部存储器接口 1 字节 3 的输入/输出掩码
SDAA6I/ODI2C-A 数据开漏双向端口
GPIO920、4、8、1217499I/O通用输入/输出 92
EM1A192O外部存储器接口 1 地址线 19
EM1BA13O外部存储器接口 1 存储库地址 1
SCLA6I/ODI2C-A 时钟开漏双向端口
GPIO930、4、8、12175–I/O通用输入/输出 93
EM1BA03O外部存储器接口 1 存储库地址 0
SCITXDD6OSCI-D 发送数据
GPIO940、4、8、12176–I/O通用输入/输出 94
SCIRXDD6ISCI-D 接收数据
GPIO990、4、8、121714I/O通用输入/输出 99
EQEP1I5I/O增强型 QEP1 索引
GPIO133/AUXCLKIN0、4、8、12118–I/O通用输入/输出 133。此 GPIO 引脚的 AUXCLKIN 功能可用于为为辅助锁相环 (AUXPLL) 提供单端 3.3V 电平时钟信号，其输出用于 USB 模块。AUXCLKIN 时钟也可用于 CAN 模块。
SD2_C27IΣ-Δ 2 通道 2 时钟输入
RESET
XRS12469I/OD器件复位（输入）和看门狗复位（输出）。器件具有内置上电复位 (POR) 电路。在上电条件下，此引脚由器件驱动为低电平。外部电路也可能会驱动此引脚以使器件复位生效。当看门狗复位或 NMI 看门狗复位时，此引脚也由 MCU 驱动为低电平。在看门狗复位期间，XRS引脚在 512 个 OSCCLK 周期的看门狗复位持续时间内被驱动为低电平。应在 XRS和 VDDIO 之间放置一个阻值为 2.2kΩ 至 10kΩ 的电阻器。如果在 XRS和 VSS 之间放置一个电容器进行噪声滤除，则该电容器的容值应为 100nF 或更小。当看门狗复位生效时，这些值将能让看门狗在 512 个 OSCCLK 周期内正确地将 XRS引脚驱动至 VOL。此引脚的输出缓冲器是一个有内部上拉电阻器的漏极开路。如果此引脚由外部器件驱动，则应使用开漏器件进行驱动。
时钟
X112368I片上晶体振荡器输入。为了使用此振荡器，必须在 X1 和 X2 之间连接一个石英晶体。如果此引脚未使用，则必须将其连接至 GND。
此引脚也可用于馈入单端 3.3V 电平时钟。在这种情况下，X2 无连接 (NC)。
X212166O片上晶体振荡器输出。一个石英晶振可连接在 X1 和 X2 之间。如果 X2 未使用，必须使其保持未连接状态。
JTAG
TCK8150I带有内部上拉电阻器的 JTAG 测试时钟（请参阅节 6.6）
TDI7746I带有内部上拉电阻的 JTAG 测试数据输入 (TDI)。TDI 在 TCK 上升沿上的所选寄存器（指令或数据）中计时。
TDO7847O/ZJTAG 扫描输出，测试数据输出 (TDO)。所选寄存器（指令或数据）的内容在 TCK 下降沿从 TDO 移出。(3)
TMS8049I带有内部上拉电阻器的 JTAG 测试模式选择 (TMS)。此串行控制输入在 TCK 上升沿上的 TAP 控制器中计时。
TRST7948I带有内部下拉电阻的 JTAG 测试复位。当被驱动至高电平时，TRST 使扫描系统获得器件运行的控制权。如果此信号被驱动至低电平，此器件在功能模式下工作，且忽略测试复位信号。注意：在器件正常运行期间，TRST 必须始终保持低电平，因此需要在此引脚上使用一个外部下拉电阻来防止噪声尖峰。这个电阻的阻值应该尽可能的小，只要确保 JTAG 调试探针仍然能够将 TRST 引脚驱动至高电平即可。一个阻值为 2.2kΩ 至 10kΩ 的电阻器通常能够提供足够的保护。由于电阻的阻值是特定于应用的，TI 建议验证每个目标板以确保调试探针和应用的正常运行。此引脚具有一个内部 50ns（标称值）干扰滤波器。
内部稳压器控制
VREGENZ11964I具有内部下拉电阻的内部稳压器使能。要启用 1.2V VREG，请直接连接至 VSS。要禁用 VREG 并使用外部电源为 1.2V 电源轨供电，请直接连接至 VDDIO。
模拟、数字和 I/O 电源
VDD16161.2V 数字逻辑电源引脚。放置去耦电容器有两个选项。
  • 选项 1 - 均匀分布：以大约为以下值的最小总电容在每个 VDD 引脚上均匀分配去耦电容：
    • 12uF 至 26uF（对于内部 VREG）
    • 20uF（外部供电的 VDD）
    如果使用内部 VREG，则无需使用外部网络连接所有 VDD 引脚。
  • 选项 2 - 大容量电容：在每个 VDD 引脚附近放置一个 1uF 电容器，然后放置以下最小总电容的剩余部分：
    • 12uF 至 26uF（对于内部 VREG）
    • 20uF（外部供电的 VDD）
    作为 VDD 网络上的大容量电容
如果使用内部 VREG，此选项需要一个公共 VDD 网络，以便所有引脚都可以使用大容量电容。外部电源选项的去耦电容确切值应由您的系统电压调节解决方案来确定。
2139
6145
7663
11771
12678
13784
15389
15895
169–
VDD3VFL72413.3V 闪存电源引脚。在每个引脚上放置一个最小值为 0.1µF 的去耦电容器。
VDDA35183.3V 模拟电源引脚。在每个引脚上放置一个最小值为 2.2µF 且连接至 VSSA 的去耦电容器。
3638
54–
VDDIO323.3V 数字 I/O 电源引脚。在每个引脚上放置一个最小值为 0.1µF 的去耦电容器。去耦电容器的确切值应由您的系统电压调节解决方案确定。
1110
1515
2040
2644
6255
6862
7572
8279
8883
9190
9994
106–
114–
116–
127–
138–
147–
152–
159–
168–
VDDOSC120653.3V 片上晶体振荡器（X1 和 X2）的电源引脚以及两个内部零引脚振荡器 (INTOSC)。在每个引脚上放置一个 0.1µF（最小值）的去耦电容器。
12570
VSSPWR
焊盘
(177)		PWR
焊盘
(101)		器件接地。对四通道扁平封装(QFP)，必须将封装底部的 PowerPAD 焊接到 PCB 的接地层。
VSSOSC12267晶体振荡器（X1 和 X2）接地引脚。使用外部晶体时，请勿将此引脚连接至电路板接地。相反，将其连接至外部晶体振荡器电路的接地基准。
如果未使用外部晶体，则此引脚可以连接至电路板接地。
VSSA3217模拟地。
在 PZP 封装上，引脚 17 双键连接至 VSSA 和 VREFLOA。此引脚必须连接至 VSSA。
3435
5236
特殊功能
ERRORSTS92–O错误状态输出。此引脚具有内部下拉电阻器。
测试引脚
FLT17342I/O闪存测试引脚 1。为 TI 保留。必须保持未连接状态。
FLT27443I/O闪存测试引脚 2。为 TI 保留。必须保持未连接状态。
(1) I = 输入，O = 输出，OD = 漏极开路，Z = 高阻抗
(2) 支持高速 SPI 的 GPIO 多路复用器选项。在高速模式下使用 SPI 时（在 SPICCR 中，HS_MODE = 1），需要使用此引脚多路复用器选项。在高速模式下未使用 SPI 时（在 SPICCR 中，HS_MODE = 0），此多路复用器选项仍然可用。
(3) 此引脚的输出阻抗可低至 22Ω。根据系统 PCB 特征，此输出可以具有快速边沿和振铃。如果这是个问题，用户应采取预防措施，例如增加一个 39Ω（容差为 10%）串联终端电阻器或实现一些其他终端方案。还建议使用提供的 IBIS 模型对系统级信号进行完整性分析。如果此引脚用于输入功能，则不需要终端。

5.3 带有内部上拉和下拉的引脚

器件上的某些引脚具有内部上拉或下拉。表 5-2 列出了拉动方向及其活动时间。默认情况下，GPIO 引脚的上拉被禁用，可以通过软件启用。为了避免任何浮动的未绑定输入，引导 ROM 将在特定封装中对未绑定的 GPIO 引脚启用内部上拉。表 5-2 中提到的带有上拉和下拉的其他引脚始终处于打开状态且无法被禁用。

表 5-2 带有内部上拉和下拉的引脚
引脚RESET
(XRS= 0)		器件引导应用软件
GPIOx禁用上拉禁用上拉(1)上拉使能由应用定义
TRST下拉有效
TCK上拉有效
TMS上拉有效
TDI上拉有效
XRS上拉有效
VREGENZ下拉有效
ERRORSTS下拉有效
其他引脚上拉或下拉未存在
(1) 给定封装中未绑定的引脚将具有由引导 ROM 启用内部上拉。

5.4 引脚复用

5.4.1 GPIO 多路复用引脚

表 5-3 显示了 GPIO 多路复用引脚。每个引脚默认具有 GPIO 功能，可以通过设置 GPyGMUXn.GPIOz 和 GPyMUXn.GPIOz 寄存器位来选择辅助功能。GPyGMUXn 寄存器应在 GPyMUXn 之前配置，以避免交替的多路复用选择对 GPIO 产生瞬时脉冲。未显示栏和空白单元格保留为 GPIO 多路复用器设置。

表 5-3 GPIO 多路复用引脚
GPIO 多路复用器选择(1)(2)
GPIO 索引0，4，8，1212356715
GPyGMUXn.
GPIOz =		00b，01b，10b，11b00b01b11b
GPyMUXn.
GPIOz =		00b01b10b11b01b10b11b11b
GPIO0EPWM1A (O)SDAA (I/OD)
GPIO1EPWM1B (O)MFSRB (I/O)SCLA (I/OD)
GPIO2EPWM2A (O)OUTPUTXBAR1 (O)SDAB (I/OD)
GPIO3EPWM2B (O)OUTPUTXBAR2 (O)MCLKRB (I/O)OUTPUTXBAR2 (O)SCLB (I/OD)
GPIO4EPWM3A (O)OUTPUTXBAR3 (O)CANTXA (O)
GPIO5EPWM3B (O)MFSRA (I/O)OUTPUTXBAR3 (O)CANRXA (I)
GPIO6EPWM4A (O)OUTPUTXBAR4 (O)EXTSYNCOUT (O)EQEP3A (I)CANTXB (O)
GPIO7EPWM4B (O)MCLKRA (I/O)OUTPUTXBAR5 (O)EQEP3B (I)CANRXB (I)
GPIO8EPWM5A (O)CANTXB (O)ADCSOCAO (O)EQEP3S (I/O)SCITXDA (O)
GPIO9EPWM5B (O)SCITXDB (O)OUTPUTXBAR6 (O)EQEP3I (I/O)SCIRXDA (I)
GPIO10EPWM6A (O)CANRXB (I)ADCSOCBO (O)EQEP1A (I)SCITXDB (O)
GPIO11EPWM6B (O)SCIRXDB (I)OUTPUTXBAR7 (O)EQEP1B (I)SCIRXDB (I)
GPIO12EPWM7A (O)CANTXB (O)MDXB (O)EQEP1S (I/O)SCITXDC (O)
GPIO13EPWM7B (O)CANRXB (I)MDRB (I)EQEP1I (I/O)SCIRXDC (I)
GPIO14EPWM8A (O)SCITXDB (O)MCLKXB (I/O)OUTPUTXBAR3 (O)
GPIO15EPWM8B (O)SCIRXDB (I)MFSXB (I/O)OUTPUTXBAR4 (O)
GPIO16SPISIMOA (I/O)CANTXB (O)OUTPUTXBAR7 (O)EPWM9A (O)SD1_D1 (I)
GPIO17SPISOMIA (I/O)CANRXB (I)OUTPUTXBAR8 (O)EPWM9B (O)SD1_C1 (I)
GPIO18SPICLKA (I/O)SCITXDB (O)CANRXA (I)EPWM10A (O)SD1_D2 (I)
GPIO19SPISTEA (I/O)SCIRXDB (I)CANTXA (O)EPWM10B (O)SD1_C2 (I)
GPIO20EQEP1A (I)MDXA (O)CANTXB (O)EPWM11A (O)SD1_D3 (I)
GPIO21EQEP1B (I)MDRA (I)CANRXB (I)EPWM11B (O)SD1_C3 (I)
GPIO22EQEP1S (I/O)MCLKXA (I/O)SCITXDB (O)EPWM12A (O)SPICLKB (I/O)SD1_D4 (I)
GPIO23EQEP1I (I/O)MFSXA (I/O)SCIRXDB (I)EPWM12B (O)SPISTEB (I/O)SD1_C4 (I)
GPIO24OUTPUTXBAR1 (O)EQEP2A (I)MDXB (O)SPISIMOB (I/O)SD2_D1 (I)
GPIO25OUTPUTXBAR2 (O)EQEP2B (I)MDRB (I)SPISOMIB (I/O)SD2_C1 (I)
GPIO26OUTPUTXBAR3 (O)EQEP2I (I/O)MCLKXB (I/O)OUTPUTXBAR3 (O)SPICLKB (I/O)SD2_D2 (I)
GPIO27OUTPUTXBAR4 (O)EQEP2S (I/O)MFSXB (I/O)OUTPUTXBAR4 (O)SPISTEB (I/O)SD2_C2 (I)
GPIO28SCIRXDA (I)EM1CS4 (O)OUTPUTXBAR5 (O)EQEP3A (I)SD2_D3 (I)
GPIO29SCITXDA (O)EM1SDCKE (O)OUTPUTXBAR6 (O)EQEP3B (I)SD2_C3 (I)
GPIO30CANRXA (I)EM1CLK (O)OUTPUTXBAR7 (O)EQEP3S (I/O)SD2_D4 (I)
GPIO31CANTXA (O)EM1WE (O)OUTPUTXBAR8 (O)EQEP3I (I/O)SD2_C4 (I)
GPIO32SDAA (I/OD)EM1CS0 (O)
GPIO33SCLA (I/OD)EM1RNW (O)
GPIO34OUTPUTXBAR1 (O)EM1CS2 (O)SDAB (I/OD)
GPIO35SCIRXDA (I)EM1CS3 (O)SCLB (I/OD)
GPIO36SCITXDA (O)EM1WAIT (I)CANRXA (I)
GPIO37OUTPUTXBAR2 (O)EM1OE (O)CANTXA (O)
GPIO38EM1A0 (O)SCITXDC (O)CANTXB (O)
GPIO39EM1A1 (O)SCIRXDC (I)CANRXB (I)
GPIO40EM1A2 (O)SDAB (I/OD)
GPIO41EM1A3 (O)SCLB (I/OD)
GPIO42SDAA (I/OD)SCITXDA (O)
GPIO43SCLA (I/OD)SCIRXDA (I)
GPIO44EM1A4 (O)
GPIO45EM1A5 (O)
GPIO46EM1A6 (O)SCIRXDD (I)
GPIO47EM1A7 (O)SCITXDD (O)
GPIO48OUTPUTXBAR3 (O)EM1A8 (O)SCITXDA (O)SD1_D1 (I)
GPIO49OUTPUTXBAR4 (O)EM1A9 (O)SCIRXDA (I)SD1_C1 (I)
GPIO50EQEP1A (I)EM1A10 (O)SPISIMOC (I/O)SD1_D2 (I)
GPIO51EQEP1B (I)EM1A11 (O)SPISOMIC (I/O)SD1_C2 (I)
GPIO52EQEP1S (I/O)EM1A12 (O)SPICLKC (I/O)SD1_D3 (I)
GPIO53EQEP1I (I/O)EM1D31 (I/O)SPISTEC (I/O)SD1_C3 (I)
GPIO54SPISIMOA (I/O)EM1D30 (I/O)EQEP2A (I)SCITXDB (O)SD1_D4 (I)
GPIO55SPISOMIA (I/O)EM1D29 (I/O)EQEP2B (I)SCIRXDB (I)SD1_C4 (I)
GPIO56SPICLKA (I/O)EM1D28 (I/O)EQEP2S (I/O)SCITXDC (O)SD2_D1 (I)
GPIO57SPISTEA (I/O)EM1D27 (I/O)EQEP2I (I/O)SCIRXDC (I)SD2_C1 (I)
GPIO58MCLKRA (I/O)EM1D26 (I/O)OUTPUTXBAR1 (O)SPICLKB (I/O)SD2_D2 (I)SPISIMOA(3) (I/O)
GPIO59MFSRA (I/O)EM1D25 (I/O)OUTPUTXBAR2 (O)SPISTEB (I/O)SD2_C2 (I)SPISOMIA(3) (I/O)
GPIO60MCLKRB (I/O)EM1D24 (I/O)OUTPUTXBAR3 (O)SPISIMOB (I/O)SD2_D3 (I)SPICLKA(3) (I/O)
GPIO61MFSRB (I/O)EM1D23 (I/O)OUTPUTXBAR4 (O)SPISOMIB (I/O)SD2_C3 (I)SPISTEA(3) (I/O)
GPIO62SCIRXDC (I)EM1D22 (I/O)EQEP3A (I)CANRXA (I)SD2_D4 (I)
GPIO63SCITXDC (O)EM1D21 (I/O)EQEP3B (I)CANTXA (O)SD2_C4 (I)SPISIMOB(3) (I/O)
GPIO64EM1D20 (I/O)EQEP3S (I/O)SCIRXDA (I)SPISOMIB(3) (I/O)
GPIO65EM1D19 (I/O)EQEP3I (I/O)SCITXDA (O)SPICLKB(3) (I/O)
GPIO66EM1D18 (I/O)SDAB (I/OD)SPISTEB(3) (I/O)
GPIO67EM1D17 (I/O)
GPIO68EM1D16 (I/O)
GPIO69EM1D15 (I/O)SCLB (I/OD)SPISIMOC(3) (I/O)
GPIO70EM1D14 (I/O)CANRXA (I)SCITXDB (O)SPISOMIC(3) (I/O)
GPIO71EM1D13 (I/O)CANTXA (O)SCIRXDB (I)SPICLKC(3) (I/O)
GPIO72EM1D12 (I/O)CANTXB (O)SCITXDC (O)SPISTEC(3) (I/O)
GPIO73EM1D11 (I/O)XCLKOUT (O)CANRXB (I)SCIRXDC (I)
GPIO74EM1D10 (I/O)
GPIO75EM1D9 (I/O)
GPIO76EM1D8 (I/O)SCITXDD (O)
GPIO77EM1D7 (I/O)SCIRXDD (I)
GPIO78EM1D6 (I/O)EQEP2A (I)
GPIO79EM1D5 (I/O)EQEP2B (I)
GPIO80EM1D4 (I/O)EQEP2S (I/O)
GPIO81EM1D3 (I/O)EQEP2I (I/O)
GPIO82EM1D2 (I/O)
GPIO83EM1D1 (I/O)
GPIO84SCITXDA (O)MDXB (O)MDXA (O)
GPIO85EM1D0 (I/O)SCIRXDA (I)MDRB (I)MDRA (I)
GPIO86EM1A13 (O)EM1CAS (O)SCITXDB (O)MCLKXB (I/O)MCLKXA (I/O)
GPIO87EM1A14 (O)EM1RAS (O)SCIRXDB (I)MFSXB (I/O)MFSXA (I/O)
GPIO88EM1A15 (O)EM1DQM0 (O)
GPIO89EM1A16 (O)EM1DQM1 (O)SCITXDC (O)
GPIO90EM1A17 (O)EM1DQM2 (O)SCIRXDC (I)
GPIO91EM1A18 (O)EM1DQM3 (O)SDAA (I/OD)
GPIO92EM1A19 (O)EM1BA1 (O)SCLA (I/OD)
GPIO93EM1BA0 (O)SCITXDD (O)
GPIO94SCIRXDD (I)
GPIO99EQEP1I (I/O)
GPIO133/
AUXCLKIN		SD2_C2 (I)
(1) I = 输入，O = 输出，OD = 漏极开路
(2) 保留 9、10、11、13 和 14 的 GPIO 索引设置。
(3) 支持高速 SPI 的 GPIO 多路复用器选项。在高速模式下使用 SPI 时（在 SPICCR 中，HS_MODE = 1），需要使用此引脚多路复用器选项。在高速模式下未使用 SPI 时（在 SPICCR 中，HS_MODE = 0），此多路复用器选项仍然可用。

5.4.2 输入 X-BAR

输入 X-BAR 用于将任何 GPIO 输入路由到 ADC、eCAP 和 ePWM 外设以及外部中断 (XINT)（参阅图 5-3）。表 5-4 显示了输入 X-BAR 目标。有关配置输入 X-BAR 的详细信息，请参阅 TMS320F2807x 实时微控制器技术参考手册 的“交叉开关 (X-BAR)”一章。

GUID-9AF821B2-947C-420D-883E-F13569ED02AB-low.svg图 5-3 输入 X-BAR
表 5-4 输入 X-BAR 目标
输入目标
INPUT1EPWM[TZ1,TRIP1]、EPWM X-BAR、输出 X-BAR
INPUT2EPWM[TZ2,TRIP2]、EPWM X-BAR、输出 X-BAR
INPUT3EPWM[TZ3,TRIP3]、EPWM X-BAR、输出 X-BAR
INPUT4XINT1、EPWM X-BAR、输出 X-BAR
INPUT5XINT2、ADCEXTSOC、EXTSYNCIN1、EPWM X-BAR、输出 X-BAR
INPUT6XINT3、EPWM[TRIP6]、EXTSYNCIN2、EPWM X-BAR、输出 X-BAR
INPUT7ECAP1
INPUT8ECAP2
INPUT9ECAP3
INPUT10ECAP4
INPUT11ECAP5
INPUT12ECAP6
INPUT13XINT4
INPUT14XINT5

5.4.3 输出 X-BAR 和 ePWM X-BAR

输出 X-BAR 有 8 个输出，可以在 GPIO 多路复用器上选择为 OUTPUTXBARx。ePWM X-BAR 有 8 个输出，与 ePWM 的 TRIPx 输入相连。输出 X-BAR 和 ePWM X-BAR 的源如图 5-4 所示。有关输出 X-BAR 和 ePWM X-BAR 的详细信息，请参阅 TMS320F2807x 实时微控制器技术参考手册 的“交叉开关 (X-BAR)”一章。

GUID-4BACE296-4985-4F02-B905-A4C7016E8279-low.gif图 5-4 输出 X-BAR 和 ePWM X-BAR

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale