ZHCAGD5 October   2026 DS90UB926Q-Q1 , DS90UB927Q-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2关于低分辨率/低帧率显示屏的设计
    1. 2.1 如何计算像素时钟
    2. 2.2 如何使用DS90UB926-Q1和DS90UB927-Q1设计低分辨率下的显示屏
      1. 2.2.1 引脚控制或寄存器覆盖
  6. 3调试指南
    1. 3.1 low frequence mode [LF Mode] 低频模式正确配置
    2. 3.2 I2C通信
      1. 3.2.1 I2C基频修改
      2. 3.2.2 I2C watchdog机制
      3. 3.2.3 DS90UB927Q-Q1的自动ACK机制
    3. 3.3 信号完整性测试
  7. 4参考文档

1 简介

FPD-Link 的 DS90UB926Q-Q1 和 DS90UB927Q-Q1 支持的 PCLK 范围为 5 MHz ≤ PCLK < 15 MHz（LFMODE = 1）以及 15 MHz ≤ PCLK ≤ 85 MHz（LFMODE = 0）。这对应 155 Mbps 至 2.635 Gbps 的应用有效负载速率，以及 525 Mbps 至 2.975 Gbps 的实际正向线速率。正向链路采用 NRZ 编码，Nyquist frequency 为线速率的一半，即 262.5 MHz 至 1.4875 GHz。

在面向车载大灯及地面投影时等动画显示时，可以通过DS90UB926Q-Q1和DS90UB927Q-Q1器件将SoC的数据进行加串和解串，并成功传输。

图 1-1 设计路径
SoC / GPU → DS90UB927Q-Q1 → FPD-Link III → DS90UB926Q-Q1 → TCON / Display
表 1-1 不同分辨率下设计需求
PCLK 范围 DS90UB927Q-Q1 DS90UB926Q-Q1 设计结论
5 MHz ≤ PCLK < 15 MHz LFMODE = 1 LFMODE = High 必须使用 Low-Frequency Mode
15 MHz ≤ PCLK ≤ 85 MHz LFMODE = 0 LFMODE = Low 使用默认高频配置