ZHCAGD5 October   2026 DS90UB926Q-Q1 , DS90UB927Q-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2关于低分辨率/低帧率显示屏的设计
    1. 2.1 如何计算像素时钟
    2. 2.2 如何使用DS90UB926-Q1和DS90UB927-Q1设计低分辨率下的显示屏
      1. 2.2.1 引脚控制或寄存器覆盖
  6. 3调试指南
    1. 3.1 low frequence mode [LF Mode] 低频模式正确配置
    2. 3.2 I2C通信
      1. 3.2.1 I2C基频修改
      2. 3.2.2 I2C watchdog机制
      3. 3.2.3 DS90UB927Q-Q1的自动ACK机制
    3. 3.3 信号完整性测试
  7. 4参考文档

2.2.1 引脚控制或寄存器覆盖

表 2-1 DS90UB927Q-Q1设计规范
配置方式 5-15MHz 推荐设置 说明
硬件 strap LFMODE pin 以 10 kΩ 上拉至逻辑电源 LFMODE=1；TI 明确要求置高时使用 10 kΩ pull-up。
软件 override Reg 0x04[1:0] = 11b bit1 选择寄存器控制，bit0 选择 Low-Frequency Mode；例如 0x80 变为 0x83。
表 2-2 DS90UB926Q-Q1设计规范
配置方式 5-15MHz 推荐设置 说明
硬件 strap MODE_SEL 选择 Mode #5：R3=226 kΩ，R4=102 kΩ（1%） 对应 LFMODE High，即 5 MHz 至 <15 MHz；不是单独的 10 kΩ 上拉。
软件 override Reg 0x02[1:0] = 11b

bit1 使能 register override，bit0 选择 LFMODE；

回读 Reg 0x23[3]=1 确认实际状态。

MODE_SEL 是模拟配置输入，Mode #5 的分压目标约为 VDD33 的 0.311。硬件设计请以 DS90UB926Q-Q1 Pin Functions 表及实际封装 pinout 为准：MODE_SEL 为 pin 15；应核对该节点的两个分压电阻，而不是简单增加一个 pull-up。

软件 override 仅适用于已具备可达配置路径的台架验证。数据手册规定 LFMODE 改变后需要 PDB reset；同时 PDB power-down 会复位控制寄存器。927 可由本地 SoC I2C 配置；926 若只能经 BCC 访问，则必须先存在可用的 BCC，或在 deserializer 侧使用本地 I2C master。若默认 strap 下 BCC 完全不可用，软件无法从 SoC 侧写入 926 0x02，此时应优先修改硬件 strap。