ZHCAFX8 October 2025 TDP20MB421
| 引脚名称 | 引脚编号 | 引脚说明 | 建议 | 其他引脚注意事项 |
|---|---|---|---|---|
| 主链路输入引脚 | ||||
| RX[0:3] P/N | 37,38,33,34,28,29,24,25, 35,36,31,32,26,27,22,23 | DisplayPort 主链路差分输入 | 从 GPU 到 TDP20MB421 的交流耦合连接 | 在 DP 插座连接到 TDP20MB421 输入的情况下，GPU 侧可能已经安装了交流耦合电容器。如果已安装，则 TDP20MB421 输入可以进行直流耦合。如果 TDP20MB421 输入仍需要进行交流耦合，请使用 0.22uF 大小的 201 电容器 |
| 主链路输出引脚 | ||||
| TX[0:3] P/N | 4,3,8,7,11,10,15,14 | DisplayPort 主链路差分输出 | 0.22uF 大小 201 电容器从 TDP2004 耦合连接到接收端或 DP 插座 | |
| 控制引脚 | ||||
| PD | 18 | 控制 TDP20MB421 运行状态的 2 级逻辑。在所有器件控制模式下均有效。该引脚具有 1MΩ 内部弱下拉电阻。 | 通过 1kΩ 电阻器保持悬空或拉至 GND | |
| 模式 | 41 |
在配置模式之间进行选择： L0：引脚配置 (strap) 模式 L1 或 L2：SMBus/I2C 辅助模式 |
将 1kΩ 接地以配置引脚配置 (strap) 模式 将 8.25kΩ 或 24.9kΩ 接地以进行外部 I2C 控制 |
|
| SEL | 17 |
选择多路复用器路径。在引脚模式 和 SMBus/I2C 模式下均有效。该引脚具有一个内部弱下拉电阻器。在系统实施中使用 SEL 引脚，在端口 A 和端口 B 之间进行多路复用选择。 L：选择了端口 A。 H：选择了端口 B。 |
||
| EQ0/ADDR | 40 |
在引脚模式下：EQ0 和 EQ1 引脚可为所有通道设置接收器线性均衡 CTLE（交流增益）。 在 SMBus/I2C 模式下：ADDR 引脚搭配 MODE 引脚，可设置 SMBus/I2C 从地址。仅在器件上电时对引脚进行采样 |
有关 5 级 EQ 控制设置，请参阅 TDP20MB421 数据表的表 6-1。 有关 EQ 增强值，请参阅 TDP20MB421 数据表的表 6-2 |
有关 SMBus/I2C 辅助模式地址设置，请参阅 TDP20MB421 数据表中的表 6-4 |
| EQ1 | 20 | 在引脚模式下：EQ0 和 EQ1 引脚可为所有通道设置接收器线性均衡 CTLE（交流增益），如表 6-2 中所示。只在器件上电时对这些引脚进行采样。 |
有关 5 级 EQ 控制设置，请参阅 TDP20MB421 数据表的表 6-1。 有关 EQ 增强值，请参阅 TDP20MB421 数据表的表 6-2 |
在 SMBus/I2C 辅助模式下，将其保持悬空 |
| TEST/SCL | 26 |
在引脚配置 (strap) 模式下，这是 TI 内部测试引脚 在 SMBus/I2C 模式下，该引脚用作 I2C 总线的串行时钟 |
在引脚配置 (strap) 模式下，需要通过 10kΩ 电阻器下拉 | 在 SMBus/I2C 模式下，需要 4.7kΩ 外部上拉电阻 |
| GAIN/SDA | 1 |
在引脚配置 (strap) 模式下，该引脚选择从输入到输出的平坦增益（交流和直流）。仅在器件上电时对引脚进行采样。 在 SMBus/I2C 模式下，该引脚用作 I2C 总线的串行数据，需要外部上拉电阻 |
有关 5 级 GAIN 控制设置，请参阅 TDP20MB421 数据表的表 6-1。建议将其保持悬空作为默认设置。 有关平坦增益值，请参阅表 6-3 |
在 SMBus/I2C 模式下，需要 4.7kΩ 外部上拉电阻 |
| RSVD3 | 19 | TI 内部测试引脚 | 将其保持悬空 | |
| VCC | 5.13 | 电源引脚。VCC = 3.3V ±10% | 该器件的 VCC 引脚应通过一个低电阻路径与电路板的 VCC 平面相连 | 在每个 VCC 引脚附近安装一个连接至 GND 的去耦电容器 |
| GND | 2,6,9,12,16,21,30,39,EP | 器件的接地基准 | 外露焊盘必须连接到一个或多个接地平面 | |