TPS6594是一颗低压输入的PMIC，其输入电压最大值不超过6V。而车载系统一般是12V电池供电，这要求系统上在前级增加一个一级BUCK将12V高压转换成小于6V的低压。TPS6594对于这个一级BUCK的功能安全等级没有特殊要求，此芯片设计了在前级输出和芯片输入之间串联一个受控的NMOS的功能安全机制，可以避免第一级BUCK失效带来的系统级联失效，用户需要按照功能安全文档的Assumption of Usage来设计电路以达到系统级别的ASIL D功能安全目标。

TPS6594设计了VSYS 控制机制对这个NMOS进行控制，其结构如 图 2-2 所示。OVPDRV Charge Pump模块提供一个高压开启外置的NMOS，VSYS_OVP_Monitor监控输入的VSYS电压，将它和内部bandgap基准进行对比，如果超过设定的VSYS_OVP_Rising门限（5.8~6V，这里范围是指这个门限随不同芯片变化），关闭NMOS确保后级模块不受到影响。

当VSYS_SENSE上电压超过VSYS_OVP_Rising门限时，内部有Gate Discharge模块对NMOS栅极电压进行放电以达到快速关闭的效果，Discharge电路可以快速泄放最大4nF栅极电容的电荷。同时VCCA上面的电压由内部VCCA_PD模块进行快速泄放，其泄放电阻在140欧姆左右。

TPS6594设计了特殊的Fail Short BIST 测试来保证NMOS的D和S拥有足够大的阻抗在关闭状态下隔离VSYS和VCCA，Fail Short BIST会在VSYS电压达到VSYS_UVLO_Rising_TH（2.4~2.7V）的开机门限后对NMOS做一个预开启的动作，然后根据VCCA上电压是否超过OVP_FET_Short_TH的门限来判断NMOS的D和S是否短路。这个BIST动作和芯片的使能管脚被拉起与否无关，一个正常的上电波形如 图 2-3 所示，我们在这里不用关注使能管脚的状态，可以看到OVPDRV在完全开启前会有一个小三角使得一部分能量流过NMOS，VCCA随之会出现一个台阶，这个台阶不会跌落，因为此时未达到VCCA的开机门限（2.7~3V），所以这部分能量不会被消耗，也不会进一步抬升，因为此时NMOS已经关闭，没有更多能量注入进来，芯片通过检测这个台阶电压是否低于V_{OVP_FET_Short_TH}（0.3~0.42V）来判断NMOS的D和S是否短路。

除了对于在输入侧对VSYS的直接监控，NMOS的状态还受到VCCA电压的影响，TPS6594内部有两个互为备份的输入电压监控模块，为了有别于后面介绍的VCCA monitor模块，这里称之为VIN monitor。当VCCA电压超过VCCA_OVP_Rising门限时（对于3.3V VIN是3.9~4.1V，对于5V VIN是5.6~5.8V），开启Gate Discharge模块使得OVPDRV为0V，关闭NMOS保护后级电路，信号通路如红色虚线所示。

同时这两个互为备份的监控电路还监控了VINT的过压（>1.98V）/欠压（<1.62V）和VCCA的UVLO（手册写为VPOR，有上升下降两个门限，值约为2.7V，具有100mV的迟滞区间），这几个信号控制了数字逻辑的解复位，信号通路如蓝色虚线所示。这三个条件中有任意一个不满足，即使使能管脚被拉高，PMIC还是不会上电。

VSYS的这个控制机制对于高功能安全目标的达成是一个有利的机制，但是会对定位问题造成干扰，一旦VSYS或者VCCA触发过压保护（注意是OVP不是后文提到的OV），VCCA就会掉电，导致所有寄存器信息的丢失。因此在定位问题过程中，可以修改硬件屏蔽掉VSYS 控制机制，方法是短接NMOS的D和S，VSYS SENSE管脚接地，此时无论VSYS／VCCA过压与否，VSYS和VCCA始终相通，PMIC的数字逻辑部分始终工作，寄存器信息一直会保留。