简介

信号边沿检测是一项应用广泛的技术，从牵引逆变器系统中的 PWM，到测试测量设备中的结果捕获与触发，均有涉及。类似地，频率检测可通过将电机、传感器等设备的频率与安全参考频率进行比较，并根据比较结果相应调节系统，从而实现对这些设备转速的控制。TI 的可编程逻辑器件 (TPLD) 能够对逻辑电平信号同时进行边沿检测和频率检测。尽管 TPLD 可通过集成查找表 (LUT) 实现离散的边沿检测与频率检测电路，但本文将聚焦于 TPLD 边沿检测模块和频率检测模块的功能。

可编程滤波器、边沿检测、去毛刺滤波器

如 图 1 所示，可编程滤波器 (PFLT)、边沿检测 (EDET) 和去毛刺滤波器 (FILTER) 模块在边沿检测功能的工作机制上完全一致。每个模块均可配置为检测输入信号的上升沿、下降沿或双边沿。当检测到目标边沿时，模块会输出一个短脉冲。使用 PFLT 模块时，该脉冲宽度约等于所选 RC 延迟时间，具体由 PFLT Delay Time 选项决定。使用 EDET 或 FILTER 模块时，脉冲长度限制为 PFLT 模块的首个 RC 延迟时间。EDET 和 FILTER 模块都提供反向输出选项。尽管 EDET 模块在被选中时会实例化内部振荡器，但该振荡器并非 EDET 正常工作的必需组件。因此，若未在其他地方使用该振荡器，可将其断电。图 2 展示了使用 PFLT 模块进行边沿检测的仿真结果，其中可编程滤波器的输出以蓝色呈现，输入信号以橙色显示。

延迟边沿检测

根据具体 TPLD 型号，部分延迟模块具备 Delayed Edge Detector 选项。图 3 展示了该模块和这个选项。当模块设置为延迟边沿检测模式时，可通过 Delay Mode 选项选择检测输入信号的上升沿、下降沿或双边沿。此时，延迟模块的工作原理与 可编程滤波器、边沿检测、去毛刺滤波器 所述的 EDET 模块类似，区别在于输出脉冲会延迟一定数量的时钟周期，延迟周期数由 Control Data 设置决定。图 4 展示了延迟模块在延迟边沿检测模式下的仿真结果（控制数据设为 3，延迟双边沿）。其中，输入到 DLY 模块的时钟信号为蓝色，输入信号为橙色，延迟后的边沿检测输出为绿色。需注意的是，延迟脉冲在检测到初始边沿后 5 个时钟周期才出现（额外的 2 个时钟信号源于输入信号的双 D 触发器同步延迟）。

其他延迟模块可能配备 Output Edge Select 选项，而非延迟边沿检测功能。该选项可在延迟模块上启用第二个输出，其功能与前述 EDET 模块的输出一致。

频率检测

如 图 5 所示，TPLD 频率检测 (FDET) 模块相当于一个频率比较器，可根据输入信号（IN 引脚）与参考信号（CLK 引脚）的频率高低关系，输出低电平或高电平。FDET 模块的工作原理是通过参考时钟信号的上升沿对输入信号的边沿进行计数。若参考时钟信号的内部计数在输入信号计数之前归零，模块输出低电平；反之则输出高电平。FDET 模块可配置为对输入信号的上升沿、下降沿或双边沿进行计数。

图 6 展示了一个通过多路复用器在 500Hz 和 3kHz 输入信号间切换，并将信号馈入 FDET 模块（参考频率设为 2kHz）的电路。图 7 为该电路在 ICS 中的仿真结果，其中恒定频率的时钟信号为蓝色，频率变化的输入信号为橙色，模块输出为绿色。通过将 Clock Source 选项设置为外部时钟，FDET 模块可接收外部参考频率进行比较，而非使用内部振荡器生成的参考频率。

结语

TPLD 的集成模块为器件提供了多种上升沿和下降沿检测方法，以及对两路信号的频率比较功能。这使得 TPLD 能够高效应用于电源正常信号检测、复位信号生成、PWM 与占空比调整，或任何需要基本边沿检测或频率比较的场景。