在所有测试中使用了 Future Technology Devices International Ltd 的 TTL-232R 电缆，并通过将 USB 信号转换为 UART 信号，在 PC 与 RS-485 评估板 (EVM) 之间建立了通信链路。通信数据由第三方软件（串行端口实用程序）在 PC 上生成，第三方软件遵循 UART 协议且具有各种波特率。图 2-1 显示了 UART 配置的示例，其中波特率为 115200，字节格式为 8 个数据位和 1 个停止位。

图 2-1 串行端口实用程序 GUI

在第一个测试中，使用了一个通用半双工 RS-485 EVM，并组装有一个 THVD1426 器件。电路板与 120Ω 电阻端接，并通过 3.3V 电源供电。通过将 SHDN 引脚（引脚 2）设置为高电平并将 REB 引脚（引脚 3）设置为低电平，器件处于运行状态，接收器始终打开。选择了十六进制格式的字符串 0x0101h 和 2,000,000 波特率进行传输。在测量中，在电路板上探测了三个位置，分别是输入数据（引脚 4）、总线引脚（引脚 6 和 7）以及接收数据（引脚 1）。在图 2-2 中，通道 1 是标记为 TX 的输入数据，通道 2 是标记为 RX 的输出数据。总线信号 VOD（通道 4）通过差分探头测量。这些测试结果表明，驱动器在输入信号从高电平切换到低电平时开启。传输完成后，驱动器释放总线。总线变为高阻抗，并且总线电压通过终端共同拉动。

图 2-2 THVD1426 的自动方向控制测试

在第二个测试中，硬件设置与测试一完全相同，相同字符串在 115200 的波特率下发送，此波特率大大低于 THVD1426 的建议运行条件 (12 Mbps)。此测试的目的是检查 THVD14x6 能否在低于数据表建议的数据速率下工作。输入数据的 1 位宽度 (8.6-μs) 大大长于驱动器的最大运行时间 (1.45μs)。如上一测试中最后一位的波形所示，差分总线电压在驱动器完成其运行时间（如图 2-3 所示）后变为 0V。因此，每个 1 位输入将在趋稳至 0V 之前在总线上显示尖峰。鉴于接收器阈值 Vth+ 为 -20mV，此 0V 将在接收器输出生成高电平。因此，接收器仍生成正确位。在系统设计中，最好在 A 侧添加一些上拉电阻，在 B 侧添加一些下拉电阻。这些偏置电阻会在空闲总线上生成高于 0V 的恒定电压，以提高抗噪性。有关如何选择电阻值的详细信息，请参阅 RS-485：空闲总线的被动失效防护一文。

图 2-3 低数据速率下 THVD1426 的自动方向控制测试

第三个测试遵循相同程序和相同数据速率，但电路板不再端接。在数据速率低、距离短的一些应用中，即使系统中没有终端，信号完整性仍可在可接受裕度内。除了节约电能之外，移除终端还可使实施更加轻松，因为所有节点以同等方式处理。图 2-4 显示的结果表明，总线幅值随总线负载的减轻而加大，同时总线放电时间大大长于第二个测试中的时间。这是因为在移除终端后，总线阻抗大大高于 120Ω。因此，禁用驱动器的 RC 衰减更大。请注意，不同的放电时间不影响通信。当然，如果总线负载更大或数据速率更快，结果会有所不同。

图 2-4 低数据速率和无终端情况下 THVD1426 的自动方向控制测试

根据前两个测试，此测试使用了两个 EVM 和 300 英尺 AWG 22 电缆在相同的低波特率 115200 下测试远距离通信。和以前一样，在领导节点和跟随者节点上，SHDN 引脚（引脚 2）设置为逻辑高电平，REB 引脚（引脚 3）设置为逻辑低电平。在此设置中，数据由 D 引脚的领导节点传输，并由 R 引脚的跟随者节点接收。通常，在具有长电缆的系统中，需考虑传输线路的影响。始终建议在电路板上放置终端电阻，以提高信号完整性。此测试也不例外。为模仿多个节点的负载，在总线与接地之间插入了 375Ω 电阻，如图 2-5 所示。在实际应用中，除接地以外，负载的共模节点会有一定程度的电势偏移。THVD14x6 的每个输出具有约 96kΩ 阻抗。375Ω 集总电阻表示约 256 个节点。

在图 2-6 的波形中，TX（通道 1）是领导节点的 D 引脚处的输入，接收器输出波形（通道 2）和总线信号波形（通道 4）在跟随者节点的电路板上测量。测量结果表明，总线信号因电缆损耗而衰减，总线信号的形状与图 2-5 所示的形状类似。与第二个测试中的结果一样，通信没有问题。相同注释也适用于此设置，即添加一些总线偏置网络能够让通信更加稳定。

图 2-6 具有满负载总线的 115.2kbps、300 英尺传输的测试结果

在系统设计中，能够在同一电路板上灵活使用不同封装会很有用。THVD14x6 系列可采用两种封装，分别是 SOIC (D) 和 SOT (DRL)。THVD14x6 数据表中的图 10-2 提供了这两种封装的共同布局示例。对于小型封装，VSSOP (DGK) 是取代 SOIC 的另一常见选择。例如，THVD2450、THVD1550 和 THVD1450 除了 SOIC 都具有 VSSOP 封装选项。同样，两个小型封装 VSSOP 和 SOT 可以放在同一个电路板上，无需费力布局（如图 3-1 所示）。对于空间有限的板，可以考虑这种共同布局封装。

图 3-1 VSSOP (DGK) 和 SOT (DRL) 封装的共同布局示例

• 德州仪器 (TI)，RS-485：空闲总线的被动失效防护，模拟应用期刊。
• 德州仪器 (TI)，THVD1406、THVD1426 具有自动方向控制和 ±12kV IEC ESD 保护功能的 3.3V 至 5V RS-485 收发器 数据表。