3 禁用 PLL 时的目标模式功耗

表 3-1 介绍了当 PLL 处于禁用状态且 AVDD 设置为 1.8V 和 3.3V 时，TLV320ADCx120/PCMx120-Q1 的典型电流消耗。PLL 通过以下方式禁用：

• 清除 PWR_CFG 寄存器的位字段 PLL_PDZ
• 通过 BCLK、GPIO1 或 GPIx 引脚施加控制器时钟
  • 如果 GPIO1 配置为 MCLK，则设置 GPIO_CFG0 寄存器中的相应 GPIO1_CFG 位字段
  • 如果 GPIx 配置为 MCLK，则设置 GPI_CFG0 寄存器中的相应 GPIx_CFG 位字段
• 通过 CLK_SRC 寄存器的 DIS_PLL_SLV_CLK_SRC 位字段指示控制器时钟源
• 通过 CLK_SRC 寄存器的 MCLK_RATIO_SEL 位字段和 MCLK_FREQ_SEL_MODE 位字段设置合适的 MCLK 至 FSYNC 比率
• 设置 MST_CFG0 寄存器的 AUTO_MODE_PLL_DIS 位字段和相应的 MCLK_FREQ_SEL 位字段

在该表格中，当 DRE 已启用时，DRE 阈值会设置为 –36dB。功耗测量是在双二阶滤波器禁用且输入端接地的情况下完成的。