ZHCABJ7A June   2021  – April 2022 PCM3120-Q1 , PCM5120-Q1 , PCM6120-Q1 , TLV320ADC3120 , TLV320ADC5120 , TLV320ADC6120

 

  1.   摘要
  2.   商标
  3. 1引言
  4. 2启用 PLL 时的目标模式功耗
  5. 3禁用 PLL 时的目标模式功耗
  6. 4数字麦克风功耗
  7. 5最低功耗设置
  8. 6相关文档
  9. 7修订历史记录

2 启用 PLL 时的目标模式功耗

表 2-1 介绍了当 PLL 处于启用状态且 AVDD 设置为 1.8V 和 3.3V 时，TLV320ADCx120/PCMx120-Q1 的典型电流消耗。PLL 通过以下方式启用：

  • 设置 PWR_CFG 寄存器的位字段 PLL_PDZ
  • 向 FSYNC 和 BCLK 施加所需采样率和 BCLK 与 FSYNC 比率

在该表格中，当 DRE 已启用时，DRE 阈值会设置为 –36dB。电流消耗测量是在双二阶滤波器禁用且输入端接地的情况下完成的。

表 2-1 典型电流消耗（PLL 已启用）
采样频率 (kHz)ADC 通道DRE抽取滤波器BCLK 比率字长3.3V 时的 AVDD 电流 (mA)1.8V 时的 AVDD 电流 (mA)
81禁用线性相位32327.667.34
2482411.5210.92
9611.5610.95
161禁用线性相位24247.847.56
低延迟7.917.63
2线性相位4811.8811.26
低延迟12.0211.41
线性相位9611.8811.27
低延迟12.0211.41
1启用线性相位248.117.84
低延迟8.197.91
2线性相位4812.4311.82
低延迟12.5711.95
线性相位9612.4311.82
低延迟12.5711.96
241禁用线性相位24247.987.70
低延迟8.127.84
2线性相位4812.0811.47
低延迟12.3611.73
线性相位9612.0811.46
低延迟12.3611.75
1启用线性相位248.318.03
低延迟8.468.17
2线性相位4812.8412.23
低延迟13.1312.51
线性相位9612.8412.22
低延迟13.1212.51
321禁用线性相位24248.107.82
低延迟8.107.82
2线性相位4812.2711.66
低延迟12.2711.65
线性相位9612.2511.67
低延迟12.2811.66
1启用线性相位248.498.21
低延迟8.498.21
2线性相位4813.1612.53
低延迟13.1512.53
线性相位9613.1712.54
低延迟13.1612.54
481禁用线性相位24248.398.10
低延迟8.298.01
2线性相位4812.7812.16
低延迟12.5911.97
线性相位9612.8112.19
低延迟12.6212.00
1启用线性相位248.908.61
低延迟8.818.52
2线性相位4814.1813.55
低延迟13.9913.37
线性相位9614.2113.59
低延迟14.0313.40
961禁用线性相位24249.459.16
低延迟9.268.97
2线性相位4815.1514.51
低延迟14.7514.12
线性相位9615.2314.59
低延迟14.8314.20
1启用线性相位2410.4710.18
低延迟10.279.98
2线性相位4817.1316.49
低延迟16.7416.10
1921禁用线性相位24249.969.67
低延迟11.1310.84
2线性相位4815.8015.16
低延迟18.1217.47
线性相位9615.9715.35
低延迟18.0717.66
1启用线性相位2411.6911.39
低延迟13.1612.86
3841禁用线性相位242411.5311.24