KOKA014A February   2020  – November 2022 TPS61022 , TPS61023

 

  1.   TPS61022 및 TPS61023에 사용되는 조정 가능한 부족 전압 록아웃 회로
  2.   상표
  3. 1머리말
  4. 2제안된 회로 원리
  5. 3벤치 테스트
  6. 4참고 문헌
  7. 5개정 내역

제안된 회로 원리

제안된 솔루션은 표 2-1에 표시된 대로 EN 로직 임계값 전압의 특수한 기능을 활용합니다.

  • VIN > 1.8V 또는 VOUT > 2.2V일 경우 EN 로직 높은 임계값 VEN_H는 1.2V입니다
  • 디바이스 작동이 시작된 후 일반적인 EN 로직 로우 임계값 VEN_L은 일반적으로 0.42V이며 최소 0.35V와 최대 0.42V입니다
표 2-1 TPS61022 EN 핀 사양
매개 변수 테스트 조건 최소값 일반 최대값 단위
VEN_H EN 로직 높은 임계값 VIN > 1.8V 또는 VOUT > 2.2V 1.2 V
VEN_L EN 로직 낮은 임계값 VIN > 1.8V 또는 VOUT > 2.2V 0.35 0.42 0.45 V

그림 2-1에는 제안된 솔루션의 간략한 회로도가 나와 있습니다. 작동 원리 세부 정보는 다음과 같습니다.

  • 처음 시작할 때 디바이스 VIN < 1.7 V 이고 VOUT = 0V입니다. 디바이스가 셧다운되고 VIN 및 VOUT을 끊습니다. NMOS Q1이 꺼지고 EN 핀 VEN 의 전압이 VIN 과 같습니다.
  • VIN이 일반 1.7V(최대 1.8V)보다 높게 증가하고 EN 전압이 로직 높은 임계값보다 높아지면 장치가 작동하기 시작합니다. EN 로직 높은 임계값은 일반적으로 0.95V이고 최대 값은 1.2V입니다. VEN = VIN > 1.7 V이므로 디바이스는 소프트 시작 프로세스를 시작합니다. 소프트 시작 프로세스 중에 이 디바이스는 처음에 VIN에 닫힌 VOUT을 사전 충전한 다음, 출력을 더 높은 전압으로 부스트하도록 전환합니다.
  • VOUT이 2.2V보다 높아지면 VIN 핀의 UVLO 값이 일반 0.4V로 변경되고 EN 로직 낮은 임계값이 0.42V로 변경됩니다. R5, R6 및 C2 때문에 Q1 게이트 전압이 여전히 너무 낮아 VEN이 여전히 VIN과 같습니다.
  • VOUT이 설정 값으로 상승한 후 Q1이 켜지면 EN 핀의 전압은 Equation1에 의해 정의됩니다.
    Equation1. GUID-C4755796-9AEB-4E87-B61B-5A3711EF5640-low.gif
  • VIN이 감소하고 VEN이 일반적인 0.42V보다 낮으면 디바이스가 셧다운됩니다. 부하에 의해 VOUT이 방전됩니다. Q1이 꺼지면 VEN이 VIN과 다시 동일해 집니다. 그러나 VIN < 1.7V인 경우 디바이스는 꺼진 상태로 있습니다
GUID-A9F8B66C-12C4-4AA0-A5EB-4EE8D2FDAA7E-low.gif그림 2-1 제안된 회로도

이전 분석에 따르면 이 방법으로 설정한 UVLO 값은 1.7V보다 낮아야 합니다

R5, R6 및 C2의 기능은 VOUT이 준비되기 전에 Q1을 끄는 것입니다. 하지만 Q1은 출력 전압이 설정 전압에서 안정되면 켜져야 합니다. 안정적인 조건에서 게이트-소스 전압은 Equation2에 의해 정의되며, 설계 마진을 위해 MOSFET 게이트-소스 임계 전압보다 10% 더 높아야 합니다.

Equation2. GUID-465CF595-0AC4-4F56-9750-606653F18704-low.gif

여기서

  • VGS(th)는 MOSFET의 게이트-소스 임계값 전압입니다.
  • VOUT은 출력 전압의 설정 값입니다.

Equation3에서 정의하는 R5, R6 및 C2의 시간 상수는 디바이스의 시작 시간(700µs(일반))으로 제안됩니다.

Equation3. GUID-F35682AF-1519-48BB-BFBE-AA951CD3734E-low.gif

그림 2-2에는 외부 제어 로직 핀을 통해 부스트 컨버터를 종료하는 방법이 나와 있습니다. CTRL이 높은 경우 디바이스는 셧다운되고, CTRL이 낮은 경우 제안된 회로에 의해 디바이스가 제어됩니다. CTRL 신호가 오픈 드레인 출력을 지원할 수 있는 경우 EN 핀에 직접 연결할 수 있습니다. 그런 다음 부스트는 CTRL 낮음 로직에서 꺼지고 CTRL 오픈 드레인에서 제안된 회로에 의해 제어됩니다.

GUID-FAF3C51B-27DD-477D-A079-51A9CA706160-low.gif그림 2-2 I/O 없이 제안된 회로를 셧다운하는 방법

출력 전압이 5V로 설정되어 있고 새로운 UVLO 전압이 1.2V라고 가정하면 다음 프로세스에 제안된 회로의 부품 설계가 자세히 나와 있습니다.

  • R3을 1MΩ로 설정하고 R4는 Equation1에서 538kΩ을 기반으로 합니다. 표 2-1의 임계값 변화를 고려할 때 새로운 UVLO 값은 최소 1V, 최대 1.29V가 됩니다.
  • CSD13381F4를 Q1로 선택합니다. Q1은 일반적인 0.65V 게이트-소스 임계값 전압 VGS(th)(실온에서 최소 0.65V 및 최대 1.1V 전압)입니다. VGS(th) 과열의 변화를 고려할 때 게이-소스 전압이 1.2V보다 높아야 MOSFET이 안전하게 켜집니다. 1MΩ R5를 선택하면 Equation2에 따라 R6은 359kΩ가 됩니다.
  • R5, R6 및 C2의 시간 상수를 700µs(TPS61022 시작 시간)로 선택하면 C2는 Equation3에서 2.6nF가 됩니다.

그림 2-3에는 외부 구성 요소의 값이 나와 있습니다.

GUID-B8F44BFF-6699-4385-88E4-420F07956BC6-low.gif그림 2-3 제안된 회로의 구성 요소 값