初级侧的 ENA 输入引脚和电源正常输出引脚支持 5V 和 3.3V 域中的 TTL 和 CMOS 逻辑电平。高电平有效使能输入 (ENA) 引脚用于打开隔离式直流/直流转换器。ENA 引脚的电压高于使能阈值 V_{ENA_R} 后，电源模块开始开关，然后经过软启动过程并向次级侧供电。当 ENA 引脚的电压降至禁用阈值 V_{ENA_F} 以下后，UCC34141 将禁用，且内部功率级停止开关。

对于闭锁器件，ENA 引脚还可用于在器件进入保护安全状态模式后对其进行复位。检测到故障后，保护逻辑将锁存并将器件置于安全状态。要复位器件，系统必须将 ENA 引脚电压先拉低到 V_{ENA_F} 以下并保持时间超过 t_{EN_LO_RST}，然后再将电压上拉回到高于 V_{ENA_R}，以退出锁存关断模式并开始软启动序列。在发生故障检测之后，器件重新启用之前会有内置延迟，即 t_{EN_LO_DLY}。在检测到故障后，如果在 t_{EN_LO_DLY} 之前就对 ENA 进行切换，并不会复位该故障。

通过在 VIN 和 ENA 引脚之间使用外部电阻分压器，还可以利用 ENA 引脚来实现可编程输入 UVLO。对于输入 UVLO 相对较低且 V_IN 相对较高的器件和应用，当启动期间 V_IN 斜升较慢时，相对较低的变压器匝数比不能产生足够的功率为输出电容器充电，从而导致启动失败。在 VIN、ENA 和 GNDP 引脚之间添加电阻分压器来设定 ENA 信号时间并覆盖内部输入 UVLO，即可解决该问题。可编程输入 UVLO 功能还可用于按顺序启动多个集成式直流/直流模块，方法是在 ENA 和 GNDP 引脚之间添加延迟电容器，以设定每个电源模块之间的延迟时间。具体而言，ENA1 信号可以启用一个或一组模块，而来自 ENA1 的延迟 ENA2 信号可以按顺序启用另一个或另一组模块。对于 ENA1 和 ENA2 离 R_ENA2 布线太远的应用，可以在每个模块的 ENA 引脚上复制 ENA1 的 RC 电路，以实现顺序启动。如果不需要按顺序加电，则多个模块可以共用同一个电阻分压器来设定输入 UVLO 的阈值。为了便于实施，UCC34141 计算器工具 中提供了推荐的电阻器和电容器值。

如果需要考虑电阻分压器中的单点故障事件，例如单个底部电阻器开路失效，则必须在应用层级采取措施，以降低 ENA 引脚超过 7V 绝对最大绝对值的风险。可以应用两种方法：一种是在 ENA 引脚上添加外部齐纳二极管，另一种是将底部电阻分为两个电阻器元件。

图 7-9 输入 UVLO 编程电路和工作原理

电源正常为开漏输出，其有效状态表明：模块不存在故障且输出电压处于调节设定点的 ±10% 范围内。考虑到内部下拉 MOSFET 的最大电流吸收能力小于 5mA，建议在电源正常引脚与 5V 或 3.3V 逻辑轨之间接入一个上拉电阻 (> 1kΩ)。较高的电阻会降低电源正常引脚正常逻辑状态下的静态电流。

在加电期间，当 VDD 电压达到调节电压时，将启动 t_{VEE_SSTO} 和 t_{PG_Delay} 的两个计时器。如果在 t_{VEE_SSTO} 周期内，VEE 未超过 VEE_UVP 阈值，将触发故障以关断器件并标记软启动失败。如果在 t_{PG_Delay} 周期内未检测到故障，电源正常信号将更改为有效状态，以指示电源正常状态。如果在 t_SSTO 周期内，VDD 电压未达到调节值，则将触发故障来关断器件并标记软启动失败。

一旦触发故障来关断器件，t_RESTART 的自动重启计时器将在之后启动，而器件将在该计时器到期后尝试自动重启。如果故障条件仍然存在，器件会再次关断并尝试再次自动重启。只要发生故障，该器件就能够在断续模式下安全地连续运行。

对于低电平有效电源正常极性，在启动期间，由于相邻的 VIN 引脚与 PG 引脚之间存在寄生电容，PG 信号上会出现压降。这种电容耦合会向 PG 引脚注入一个下拉电流，该电流在上拉电阻上产生压降，从而导致启动期间 PG 信号上产生压降。建议使用一个 4.99kΩ 上拉电阻器和一个连接 PG 引脚与接地的 1μF去耦电容器来减小启动期间的压降。

对于高电平有效电源正常极性，PG 将在启动期间接地，因此可以选择 0.1μF - 1μF 范围内带有 10kΩ 上拉电阻的小型去耦电容器。高电平有效设置允许通过直接连接来自多个 DC/DC 模块的 PG 引脚信号轻松地进行组故障报告。因为当任何一个（或多个）模块出现电源异常时，其下拉 FET 导通，组合后的 PG 信号将保持为低电平；而在电源正常的情况下，所有 DC/DC 模块的下拉 FET 均保持关闭，组合后的 PG 信号则维持在高电平