ZHCSDK6B April   2017  – July 2026 UCC24630

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 启动和 UVLO
      2. 6.3.2 伏秒 SR 驱动器导通时间控制
      3. 6.3.3 CCM 死区时间
      4. 6.3.4 待机运行
      5. 6.3.5 引脚故障保护
        1. 6.3.5.1 VPC 引脚过压
        2. 6.3.5.2 VPC 引脚开路
        3. 6.3.5.3 VSC 引脚开路
        4. 6.3.5.4 TBLK 引脚开路
        5. 6.3.5.5 VPC 和 VSC 接地短路
        6. 6.3.5.6 TBLK 引脚对地短路
    4. 6.4 器件功能模式
      1. 6.4.1 启动
      2. 6.4.2 正常运行
      3. 6.4.3 待机运行
      4. 6.4.4 停止运行的条件
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 AC-DC 适配器，19.5V，65W
      2. 7.2.2 设计要求
      3. 7.2.3 元件值的计算
        1. 7.2.3.1 VPC 输入
        2. 7.2.3.2 VSC 输入
        3. 7.2.3.3 TBLK 输入
      4. 7.2.4 应用曲线
    3. 7.3 最佳设计实践
    4. 7.4 电源相关建议
    5. 7.5 布局
      1. 7.5.1 布局指南
        1. 7.5.1.1 VDD 引脚
        2. 7.5.1.2 VPC 引脚
        3. 7.5.1.3 VSC 引脚
        4. 7.5.1.4 GND 引脚
        5. 7.5.1.5 TBLK 引脚
        6. 7.5.1.6 DRV 引脚
      2. 7.5.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 器件命名规则
        1. 8.1.1.1 术语的定义
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.1 启动和 UVLO

UCC24630 具有宽工作 VDD 范围和低 UVLO 阈值。器件的启动取决于三个引脚上的电压电平：VDD、VPC 和 VSC。VDD 引脚可直接连接到转换器上标称输出为 5V 至 24V 的电源输出。启动 UVLO 阈值为 VVDD(on)，典型值为 4.0V；停止阈值为 VVDD(off)，典型值为 3.6V。除非 VPC 引脚上的电压大于 VVPCEN 的时间长于 tVPC-BLK 且 VSC 引脚上的电压大于 VVSCEN，否则不会启用 DRV 输出。一旦满足 VDD、VSC、VPC 电压和时间阈值，在启用 DRV 输出之前，有一个内部初始化时间和一个四周期初始化启动序列。

有关显示时序和基于 VDD 电平的可配置 DRV 输出的启动序列，请参阅图 6-1。在大多数转换器设计中，在 VDD 启动电压阈值之前，满足启用器件的 VPC 和 VSC 电压条件，这反映在时序图中。当 VDD 超过 VVDD(on) UVLO 阈值时，器件开始初始化序列（从 150µs 到 250µs），如 tINITIALIZE 所示。器件初始化之后，有一个 20µs 的逻辑初始化，此时 VTBLK 被启用（高电平）。启用器件后，CCM 死区时间块需要四个周期来初始化死区时间控制，然后才会启用 DRV 输出。当 VDD < VPMOS 时，驱动器高侧 PMOS 器件被启用，DRV 峰值接近 VDD。当 VDD 超过 VPMOS 时，PMOS 器件被禁用，并且驱动器仅作为高侧 NMOS 运行，DRV 的范围大约比 VDD 低 1.2V 至 1.5V。随着 VDD 继续增加，DRV 输出被限制为 VDRCL，无论 VDD 如何变化，直到达到推荐的最大额定值。

UCC24630 启动运行图 6-1 启动运行