ZHDS269 May   2026 TLV9023L-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1.     引脚配置：TLV9023L-Q1
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
    4. 6.4 器件功能模式
      1. 6.4.1 输出
        1. 6.4.1.1 开漏输出比较器
        2. 6.4.1.2 AND_OUT 输出
      2. 6.4.2 上电复位 (POR)
        1. 6.4.2.1 输出 POR 行为
      3. 6.4.3 输出闩锁
        1. 6.4.3.1 TLV9023L-Q1 锁存行为
        2. 6.4.3.2 清零 (CLR) 输入
      4. 6.4.4 输入
        1. 6.4.4.1 轨至轨输入
        2. 6.4.4.2 失效防护输入
        3. 6.4.4.3 输入保护
        4. 6.4.4.4 内部迟滞
        5. 6.4.4.5 AND_IN 输入
        6. 6.4.4.6 未使用的输入
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 基本的比较器定义
        1. 7.1.1.1 运行
        2. 7.1.1.2 传播延迟
        3. 7.1.1.3 过驱电压
    2. 7.2 典型应用
      1. 7.2.1 窗口比较器
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
        3. 7.2.1.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.4.1.1 开漏输出比较器

TLV9023L-Q1 具有一个仅灌入的开漏（通常也被称为集电极开路）输出级，可将输出逻辑电平上拉至任意最高 5.5V 的电压，而不受比较器电源电压 (VS) 的影响。该开漏输出还允许对多个开漏输出进行逻辑或运算和逻辑电平转换。

每个输出还具有一个连接到 V+的内部 350kΩ 弱上拉电阻器，用于减少外部上拉电阻器的数量。如果需要快速 (< 100ns) 的上升时间，则需要使用较低值的外部上拉电阻来增加上升时间，但会增加功耗。

未使用的开漏输出可以保持悬空，如果不允许使用悬空引脚，则可以连接到 V- 引脚。

开漏输出保护电路包括输出和 V- 之间的 ESD 钳位，以允许将输出拉至最高为 5.5V 的任何电压，即使上拉电压超过 VS。