ZHCSUU5 January   2024 TAC5112-Q1

ADVANCE INFORMATION  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较表
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  时序要求:I2C 接口
    7. 6.7  开关特性:I2C 接口
    8. 6.8  时序要求:SPI 接口
    9. 6.9  开关特性:SPI 接口
    10. 6.10 时序要求:TDM、I2S 或 LJ 接口
    11. 6.11 开关特性:TDM、I2S 或 LJ 接口
    12. 6.12 时序要求:PDM 数字麦克风接口
    13. 6.13 开关特性:PDM 数字麦克风接口
    14. 6.14 时序图
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 串行接口
        1. 7.3.1.1 控制串行接口
        2. 7.3.1.2 音频串行接口
          1. 7.3.1.2.1 时分多路复用 (TDM) 音频接口
          2. 7.3.1.2.2 IC 间音频 (I2S) 接口
          3. 7.3.1.2.3 左对齐 (LJ) 接口
        3. 7.3.1.3 通过共享总线使用多个器件
      2. 7.3.2 锁相环 (PLL) 和时钟生成
      3. 7.3.3 输入通道配置
      4. 7.3.4 输出通道配置
      5. 7.3.5 基准电压
      6. 7.3.6 可编程麦克风偏置
      7. 7.3.7 信号链处理
        1. 7.3.7.1 ADC 信号链
          1. 7.3.7.1.1 可编程通道增益和数字音量控制
          2. 7.3.7.1.2 可编程通道增益校准
          3. 7.3.7.1.3 可编程通道相位校准
          4. 7.3.7.1.4 可编程数字高通滤波器
          5. 7.3.7.1.5 可编程数字双二阶滤波器
          6. 7.3.7.1.6 可编程通道加法器和数字混频器
          7. 7.3.7.1.7 可配置数字抽取滤波器
            1. 7.3.7.1.7.1 线性相位滤波器
              1. 7.3.7.1.7.1.1 采样速率:16kHz 或 14.7kHz
              2. 7.3.7.1.7.1.2 采样速率:24kHz 或 22.05kHz
              3. 7.3.7.1.7.1.3 采样速率:32kHz 或 29.4kHz
              4. 7.3.7.1.7.1.4 采样速率:48kHz 或 44.1kHz
              5. 7.3.7.1.7.1.5 采样速率:96kHz 或 88.2kHz
              6. 7.3.7.1.7.1.6 采样速率:384kHz 或 352.8kHz
        2. 7.3.7.2 DAC 信号链
          1. 7.3.7.2.1 可编程通道增益和数字音量控制
          2. 7.3.7.2.2 可编程通道增益校准
          3. 7.3.7.2.3 可编程数字高通滤波器
          4. 7.3.7.2.4 可编程数字双二阶滤波器
          5. 7.3.7.2.5 可编程数字混频器
          6. 7.3.7.2.6 可配置数字内插滤波器
            1. 7.3.7.2.6.1 线性相位滤波器
              1. 7.3.7.2.6.1.1 采样速率:16kHz 或 14.7kHz
              2. 7.3.7.2.6.1.2 采样速率:24kHz 或 22.05kHz
              3. 7.3.7.2.6.1.3 采样速率:32kHz 或 29.4kHz
              4. 7.3.7.2.6.1.4 采样速率:48kHz 或 44.1kHz
              5. 7.3.7.2.6.1.5 采样速率:96kHz 或 88.2kHz
              6. 7.3.7.2.6.1.6 采样速率:384kHz 或 352.8kHz
      8. 7.3.8 中断、状态和数字 I/O 引脚多路复用
    4. 7.4 器件功能模式
  9. 寄存器映射
    1. 8.1 TAC5212 寄存器
    2. 8.2 TAC5212 寄存器
    3. 8.3 TAC5212 寄存器
  10. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 应用
      2. 9.2.2 设计要求
      3. 9.2.3 详细设计过程
  11. 10电源相关建议
  12. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息
    1. 13.1 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

详细设计过程

本节介绍了为此特定应用配置 TAC5112-Q1 的必要步骤。以下步骤提供了从器件上电到从器件读取数据或从一种工作模式转换到另一种工作模式之间必须执行的一系列项。

  1. 为器件通电:
    1. 为 IOVDD 和 AVDD 电源加电
    2. 等待至少 1ms,让器件初始化内部寄存器。
    3. 器件现在进入睡眠模式(低功耗模式 < 10µA)
  2. 每次操作需要时,从睡眠模式切换到工作模式:
    1. 通过写入 P0_R2 以禁用睡眠模式来唤醒器件
    2. 等待至少 1ms,让器件完成内部唤醒序列
    3. 根据需要覆盖默认配置寄存器或可编程系数值(这一步是可选操作)
    4. 通过写入 P0_R118 来启用所有需要的输入通道
    5. 通过写入 DAC 的 P0_R40 至 P0_R47 和 ADC 的 P0_R30 至 P0_R37 来启用所有需要的音频串行接口输入/输出通道
    6. 通过写入 P0_R120 来为 ADC、DAC 和 MICBIAS 上电
    7. 施加具有所需输出采样速率和 BCLK 与 FSYNC 之比的 FSYNC 和 BCLK

      该特定步骤可以在步骤 a 后序列的任意时间点完成。

      有关支持的采样速率和 BCLK 与 FSYNC 之比,请参阅节 7.3.2 一节。

    8. 现在使用 TDM 音频串行数据总线将器件记录数据发送到主机处理器,并且来自 TDM 的回放数据现在通过线路输出进行播放
  3. 根据系统的低功耗运行要求,从工作模式(再次)转换到睡眠模式:
    1. 通过写入 P0_R2 以启用睡眠模式来进入睡眠模式
    2. 等待至少 6ms(FSYNC = 48kHz 时),让音量下降并让所有模块断电
    3. 读取 P0_R122 以检查器件关断和睡眠模式状态
    4. 如果器件 P0_R122_D[7:5] 状态位为 3'b100,则停止系统中的 FSYNC 和 BCLK
    5. 器件现在进入睡眠模式(低功耗模式 < 10µA)并保留所有寄存器值
  4. 根据录音操作需要,从睡眠模式(再次)转换到工作模式:
    1. 通过写入 P0_R2 以禁用睡眠模式来唤醒器件
    2. 等待至少 1ms,让器件完成内部唤醒序列
    3. 施加具有所需输出采样速率和 BCLK 与 FSYNC 之比的 FSYNC 和 BCLK
    4. 现在使用 TDM 音频串行数据总线将器件记录数据发送到主机处理器,并且来自 TDM 的回放数据现在通过线路输出进行播放
  5. 根据模式转换要求,重复步骤 4 和步骤 5