ZHCSJA5P April   1999  – January 2019 SN74LVC2G241

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用
  3. 3 说明
    1.     逻辑图（正逻辑）
      1.      Device Images
  4. 4 修订历史记录
  5. 5 Pin Configuration and Functions
    1.     Pin Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Switching Characteristics
    7. 6.7 Operating Characteristics
    8. 6.8 Typical Characteristic
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
    4. 8.4 Device Functional Modes
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
      3. 9.2.3 Application Curve
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 社区资源
    3. 12.3 商标
    4. 12.4 静电放电警告
    5. 12.5 术语表
  13. 13机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • DCU|8
  • YZP|8
  • DCT|8
散热焊盘机械数据 (封装 | 引脚)
订购信息

3 说明

此双路缓冲器和线路驱动器适用于 1.65V 至 5.5V VCC 运行环境。

SN74LVC2G241 器件设计用于提高三态存储器地址驱动器、时钟驱动器以及总线导向接收器和发射器的性能和密度。

NanoFree 封装技术是 IC 封装概念的一项重大突破，它将硅晶片用作封装。

SN74LVC2G241 器件被组织为两个具有独立输出使能（1OE，2OE）输入的 1 位线路驱动器。当 1OE 为低电平，2OE 为高电平时，该器件将来自 A 输入的数据传递到 Y 输出。当 1OE 为高电平，2OE 为低电平时，输出处于高阻抗状态。

为了确保在上电或断电期间处于高阻抗状态，应通过上拉电阻器将 OE 接到 VCC，通过下拉电阻器将 OE 接地；此电阻器的最小值由驱动器的灌电流能力或拉电流能力决定。

该器件完全 适用于 使用 Ioff 的不完全断电应用。Ioff 电路会禁用输出，从而在器件掉电时防止电流回流损坏器件。

器件信息(1)

器件型号 封装 封装尺寸（标称值）
SN74LVC2G241DCT SM8 (8) 2.95mm × 2.80mm
SN74LVC2G241DCU VSOOP (8) 2.30mm × 2.00mm
SN74LVC2G241YZP DSBGA (8) 1.91mm × 0.91mm
  1. 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。

逻辑图（正逻辑）

SN74LVC2G241 ld_ces210.gif