2 说明

SNx4AHC138 解码器/多路信号分离器设计用于需要极短传播延迟时间的高性能存储器解码和数据路由应用。在高性能存储系统中，可使用此类解码器来尽可能地消除系统解码的影响。与使用高速使能电路的高速存储器一同使用时，这些解码器的延迟时间和存储器的使能时间通常小于存储器的典型存取时间。这意味着解码器引起的有效系统延迟可以忽略不计。

器件信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾	本体尺寸⁽³⁾
SN74AHC138	RGY（VQFN，16）	4mm x 3.5mm	4mm x 3.5mm
	N（PDIP，16）	19.3 mm x 9.4 mm	19.32 mm x 6.35 mm
	D（SOIC，16）	9.9 mm x 6 mm	9.90 mm x 3.90 mm
	NS（SOP，16）	10.2mm x 7.8mm	10.20 mm x 5.30 mm
	DB（SSOP，16）	6.2 mm x 7.8 mm	6.20 mm x 5.30 mm
	PW（TSSOP，16）	5 mm x 6.4 mm	5.00 mm x 4.40 mm
	DGV（TVSOP，16）	3.6mm x 6.4mm	3.6mm x 4.4mm

(1) 有关更多信息，请参阅第 10 节。

(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。

(3) 本体尺寸（长 x 宽）为标称值，不包括引脚。

逻辑图（正逻辑）